<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 基于DSP+FPGA的實時視頻采集系統(tǒng)設(shè)計

          基于DSP+FPGA的實時視頻采集系統(tǒng)設(shè)計

          作者: 時間:2009-12-11 來源:網(wǎng)絡(luò) 收藏

          為了保證性,該使用雙RAM的乒乓機構(gòu)。乒乓操作在時序中的使用十分廣泛,是一種典型的以面積換速度的思想。這種結(jié)構(gòu)是將輸入數(shù)據(jù)流通過輸入數(shù)據(jù)選擇單元等時地將數(shù)據(jù)流分配到兩個數(shù)據(jù)緩沖區(qū)。在第1個緩沖周期,將輸入的數(shù)據(jù)流緩存到數(shù)據(jù)緩沖模塊1上;在第2個緩沖周期,則通過輸入數(shù)據(jù)選擇單元的切換來將輸入的數(shù)據(jù)流緩存到數(shù)據(jù)緩沖模塊2,同時將數(shù)據(jù)緩沖模塊1緩存的第1個周期的數(shù)據(jù)通過輸出數(shù)據(jù)選擇單元的選擇后,送到運算處理單元進行處理;此后在第3個緩沖周期,再次切換數(shù)據(jù)的輸入與輸出緩沖模塊。如此循環(huán),周而復始。其具體狀態(tài)機如圖4所示。

          中的通信模塊主要是在處理完數(shù)據(jù)后給發(fā)送一個信號,以通知處于空閑狀態(tài),當內(nèi)部模塊收到后,再將數(shù)據(jù)傳輸?shù)?a class="contentlabel" href="http://www.ex-cimer.com/news/listbylabel/label/DSP">DSP上。
          2.3 后端處理模塊
          本系統(tǒng)采用的是,TI公司的高性能、低功耗定點DSP芯片TMS320VC5509A,它內(nèi)部的主時鐘工作頻率最高可達200 MHz,處理速度最高400MIPS;該DSP的片上RAM較大,包括32 K×16位DARAM和96 K×16位SARAM,共128 K×16位的片上存儲空間;其片上外設(shè)豐富,包括時鐘RTC、10位ADC、MCBSP接口、USB高速接口(速率為12Mb/s),還有MMC/SD(多媒體卡)接口、I2H接口等;該DSP處理器為低電壓供電,采用1.6 V的內(nèi)核電壓。3.3 V的I/O電壓,功耗低達0.2 mW/MIPS。
          DSP作為系統(tǒng)的主處理器,主要完成各類接口和外設(shè)的配置以及視頻的處理。包括時鐘發(fā)生器(PLL)、I2C總線接口、EMIF模塊、USB接口等。
          各類接口只有協(xié)調(diào)工作,才可保證系統(tǒng)的正常運行。其中時鐘發(fā)生器負責將外部24 MHz的晶振時鐘倍頻為200 MHz的系統(tǒng)工作時鐘:I2C總線負責對視頻芯片SAA711 1A進行初始化配置:USB接口負責與上位機通信,以實現(xiàn)數(shù)據(jù)的傳輸。
          考慮到視頻數(shù)據(jù)的龐大和DSP片上ROM的局限性,本系統(tǒng)在DSP外部擴展了一塊4 M×16 bit的SDRAM和一塊256 K×16 bit的FLASH。其中SDRAM映射在DSP的CE2、CE3空間,F(xiàn)LASH映射在CE1空間。由于外設(shè)接口配置一般都較為復雜,因此使用了TI公司的片上支持庫函數(shù)(CSL),以簡化用戶接口的配置。
          視頻數(shù)據(jù)中一般都會存在很多冗余信息(時間冗余度、空間冗余度等),因此具有壓縮的必要性。視頻編碼的主要目的就是在保證重構(gòu)質(zhì)量的前提下,以盡量少的比特數(shù)來表征視頻信息,盡量去除視頻圖像數(shù)據(jù)本身具有的多種冗余特性,如空間冗余、時間冗余、心理視覺冗余和熵編碼冗余等。常見的壓縮標準有JPEG、MPEG-1、MPEG-2、H.261以及H.263等。這些算法一般都較為復雜,處理的數(shù)據(jù)量也十分巨大。而采用哈佛總線和流水線操作等內(nèi)部結(jié)構(gòu)DSP在視頻處理算法的實現(xiàn)上具有巨大優(yōu)勢。視頻算法的編程和調(diào)試可在CCS(code composer studio)2.0環(huán)境下完成,可使用C語言實現(xiàn),這樣有利于跨平臺的移植、優(yōu)化和升級。


          3 結(jié)束語
          本文所DSP+FPGA的實時視頻采集系統(tǒng),采用雙RAM的乒乓結(jié)構(gòu)來實現(xiàn)對視頻的實時采集,利用DSP主處理器來實現(xiàn)JPEG壓縮算法,同時使用在線編程技術(shù)并利用JTAG對系統(tǒng)進行在線調(diào)試。因此,該系統(tǒng)具有體積小、成本低、功耗低、速度快、適應(yīng)性強、便于維護等特點,因此,在圖像的實時處理方面具有良好的應(yīng)用前景。


          上一頁 1 2 3 下一頁

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();