<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 基于FPGA和DDS的信號源設計

基于FPGA和DDS的信號源設計

作者：時間：2009-12-08 來源：網(wǎng)絡

加入技術交流群
- 掃碼加入
  和技術大咖面對面交流
  海量資料庫查詢

收藏

6 驗證結果
為驗證本系統(tǒng)的設計正確性，利用Ouarlus II軟件的嵌入式邏輯分析儀分析信號的波形。在工程管理文件中，首先新建一個SignalTap文件，并在SignalTap文件中添加要驗證的信號引腳和設置相關的參數(shù)，然后保存、編譯和下載到EPlC6Q240C8中，再啟動嵌入式邏輯分析儀就可實時觀察到相應的引腳波形，圖4為在硬件環(huán)境中應用嵌入式邏輯分析儀觀察到的波形。其中，圖4a為由DDS硬件合成的正弦波形；圖4b為由DDS硬件合成的矩形波形；圖4c為由DDS硬件合成的三角波形。觀察結果表明，該系統(tǒng)輸出的各種波形穩(wěn)定，與設計要求一致，從而有效驗證了該設計的正確性。

本文引用地址：http://www.ex-cimer.com/article/152260.htm

7 結論
直接數(shù)字頻率合成(DDS)技術屬第三代頻率合成技術，與第二代基于鎖相環(huán)頻率合成技術相比，利用DDS技術合成的輸出波形具有良好的性能指標。本文在DDS技術工作原理的基礎上，介紹基于 FPGA實現(xiàn)DDS的設計方法，并給出該系統(tǒng)合成的波形，從測試結果可看出，該系統(tǒng)工作穩(wěn)定、可靠，并具有較好的參考與實用價值。

上一頁 1 2 3 下一頁

<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=114&cb=INSERT_RANDOM_NUMBER_HERE&n=a7a83b30' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=115&cb=INSERT_RANDOM_NUMBER_HERE&n=a3d98779' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=116&cb=INSERT_RANDOM_NUMBER_HERE&n=abca108c' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=117&cb=INSERT_RANDOM_NUMBER_HERE&n=a1775170' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=118&cb=INSERT_RANDOM_NUMBER_HERE&n=a449048b' border='0' alt='' /></a>

關鍵詞：設計 信號源 DDS FPGA 基于 FPGA DDS Verilog HDL

評論

相關推薦

國產28納米FPGA流片

嵌入式系統(tǒng) FPGA EDA 芯片 | 2024-05-31

實時的噪聲源定位系統(tǒng)

視頻 NI LabVIEW FPGA | 2009-03-25

基于VxWorks的多DSP系統(tǒng)的多任務程序設計(老站轉)

amine | 2002-05-28

Altera: 采用全系列40-nm收發(fā)器FPGA和ASIC實現(xiàn)創(chuàng)新

視頻 Altera FPGA ASIC | 2009-07-13

ALTERA的PCI_IP Core問答集

資源下載 Altera FPGA PCI_IP Core | 2007-12-13

基于RC電路的一次性濾波器

設計方案基于電路一次性濾波器 | 2009-07-06

單級高功率因數(shù)調光式熒光燈電子鎮(zhèn)流器設計

設計方案單級高功率因數(shù) 調光熒光燈電子鎮(zhèn)流器設計 | 2009-07-06

高速ADC與內置嵌入式串行收發(fā)器的FPGA接口

視頻 Altera FPGA ADC Linear 串行收發(fā)器 | 2009-05-19

DSP虛擬I2C總線軟件包的設計及應用實例

hpnet | 2002-05-17

利用強大的軟件設計工具為FPGA開發(fā)者賦能

嵌入式系統(tǒng) 軟件設計工具 FPGA 萊迪思 | 2024-07-17

萊迪思推出全新安全控制FPGA系列產品，具備先進的加密敏捷性和硬件可信根

嵌入式系統(tǒng) 萊迪思安全控制 FPGA 加密敏捷性硬件可信根 | 2024-06-27

LabVIEW 8.20技術資料大全簡介

資源下載 NI LabVIEW 射頻和通信 FPGA | 2007-12-11

[新書介紹]: 嵌入式計算系統(tǒng)設計原理(老站轉)

amine | 2002-05-16

FPGA如何同DDR3存儲器進行接口?

視頻 Altera FPGA DDR3 | 2008-06-18

多臺信號源同步功能

測試測量信號源同步功能 | 2024-06-03

FPGA比單片機厲害嗎？

嵌入式系統(tǒng) FPGA 單片機 | 2024-06-13

數(shù)字搶答器設計

設計方案數(shù)字搶答設計 | 2009-07-06

Altera的FPGA下載常見問題經(jīng)驗小結

資源下載 Altera FPGA 常見問題經(jīng)驗 | 2007-12-13

Internet網(wǎng)的嵌入式系統(tǒng)設計(老站轉)

amine | 2002-05-28

Verilog HDL設計的要點

資源下載 altera Verilog HDL 設計進階 | 2007-12-12

采用創(chuàng)新的FPGA 器件來實現(xiàn)更經(jīng)濟且更高能效的大模型推理解決方案

嵌入式系統(tǒng) Achronix FPGA | 2024-06-18

PCB設計的EMC考慮

EDA/PCB PCB EMC 設計 | 2024-05-31

LabVIEW FPGA 模塊簡介

視頻 NI LabVIEW FPGA | 2009-04-01

西門子推出 Solido IP 驗證套件，為下一代 IC 設計提供端到端的芯片質量保證

EDA/PCB 西門子 Solido IP IC設計 IC 設計 | 2024-05-23

PGA203構成的浮動信號源增益可編程放大器

設計方案 PGA203 構成浮動信號源增益可編程放大器 | 2009-07-06

9種單片機常用的軟件架構

嵌入式系統(tǒng) PCB FPGA 架構 | 2024-05-21

3-DES算法的FPGA高速實現(xiàn)(Xilinx)

資源下載 Xilinx FPGA 3-DES算法 | 2007-12-13

CAX軟件交流

hpnet | 2002-05-28

基于運放的差動放大器

設計方案基于運放差動放大器 | 2009-07-06

iCE40 LP/HX系列FPGA：萊迪思的創(chuàng)新可編程解決方案

嵌入式系統(tǒng) iCE40 LP/HX FPGA 萊迪思可編程解決方案 | 2024-06-07

焦點

推薦視頻

技術專區(qū)

關閉

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();