ADS軟件對倍頻器的嵌入式電特性仿真

關(guān)鍵詞：ADS；環(huán)境阻抗；激勵電平；倍頻器；倍頻效率

１　引言

眾所周知，在用倍頻鏈實現(xiàn)高頻、高穩(wěn)微波振蕩源的過程中，倍頻器倍頻效率的高低不僅對簡化電路和保持電路穩(wěn)定性影響較大，而且對整個電路雜散、諧波的抑制都起著重要作用。傳統(tǒng)的設(shè)計過程需要復雜的理論推導、大量的試驗驗證，或者依賴于經(jīng)驗進行設(shè)計?而在現(xiàn)實工程應(yīng)用中，有時卻需要一些特殊的倍頻器，如頻率不是很常用，倍頻次數(shù)又較高，采用外協(xié)加工，成本和時間都不劃算等。對于這些既沒有相關(guān)的工程設(shè)計經(jīng)驗，又無法獲得倍頻三極管器件完整的物理參數(shù)的情況，探索一個能快速有效設(shè)計出高性能倍頻產(chǎn)品的方法就顯得十分有必要了。在ＡＤＳ射頻仿真軟件的幫助下，以ＡＴ４２０８６（三極管）５倍頻器（將１１４．８ＭＨｚ倍到５７４ＭＨｚ）為例，可以較完整地研究各種外圍條件對倍頻效率的影響。

２　仿真方法

當把倍頻器單獨看成為嵌入式器件時，在某個三極管的特定靜態(tài)工作點下，倍頻器兩端的輸入阻抗特性、輸入端的激勵電平對倍頻效率都呈現(xiàn)出一種特殊的規(guī)律（比如說倍頻器的激勵電平并不是越高越好，有時高的激勵電平反倒比低電平激勵時產(chǎn)生的諧波幅度低）。因此，如何確定正確的直流工作點、輸出端ＬＣ諧振回路和有效的激勵電平是設(shè)計中面臨的關(guān)鍵問題。鑒于這種情況，設(shè)計時可以充分利用現(xiàn)代射頻設(shè)計工具來進行仿真以加快研發(fā)過程并設(shè)計出性能較好的倍頻產(chǎn)品。

利用ＡＤＳ仿真軟件中相應(yīng)的功能模塊ＳｍＺ１、ＳｍＺ２（注意：ＳｍＺ１、ＳｍＺ２模塊輸出的是共軛值，由于設(shè)計時應(yīng)該賦給倍頻電路真值以模擬真實環(huán)境，所以要將結(jié)果取共軛），可以比較容易地處理仿真時電路外圍環(huán)境阻抗問題，對于倍頻的前級（比如放大電路），可以在軟件中先建立放大電路原理圖，然后設(shè)置ＳｍＺ１模塊（測得輸出阻抗，也就是倍頻器輸入的環(huán)境阻抗）并運行仿真以得到結(jié)果。同理，還應(yīng)對倍頻的后級電路做類似處理以得到倍頻輸出端的環(huán)境阻抗。這里所講的后級電路一般是指帶通濾波電路，對于大部分外購的濾波器，其輸入、輸出端口都要求在５０Ω匹配條件下，因此，可以把５０Ω假設(shè)成倍頻器的輸出環(huán)境阻抗直接帶入倍頻電路進行仿真。但這樣的問題是：實際濾波器的濾波特性是在５０Ω匹配的環(huán)境下測得的，而并不一定是它的輸入輸出端口就正好是５０Ω，特別是對帶通濾波器，其端口一般呈容性，而在調(diào)試修正電路里還應(yīng)考慮如何在保證仿真有效性的前提下，對其進行端口的失配現(xiàn)象進行補償。

利用嵌入法的設(shè)計思路是：把倍頻電路本身看成一功能單元，其工作時的外圍環(huán)境阻抗可以由輸入輸出兩端的負載來指定。另外，為了便于觀察激勵電平的影響，可選用ＡＤＳ中單音頻率源作為輸入端（該源也可人為指定環(huán)境阻抗）。倍頻電路可按照三極管倍頻經(jīng)典電路搭建。圖１所示是其倍頻仿真電路原理圖。在圖１中，對于ＬＣ回路，由于倍頻電路中ＬＣ回路器件可以有很多不同的組合，因此，它的選擇也頗有講究，具體的做法除可以參考相關(guān)文獻外，也可以用ＡＤＳ上的電路優(yōu)化功能，來讓軟件來選擇一組較為合適的取值。

本設(shè)計是以兩端５０Ω環(huán)境阻抗為例進行的，若具體情況不是５０Ω或含有虛部，可以雙擊終端模塊直接修改輸出阻抗值的大小。格式為：（５０＋ｊ＊２４）Ω。

在此雖然用的是很簡單的電路模型，但是，這并不影響利用ＡＤＳ對倍頻特性進行仿真。

３　仿真實驗及結(jié)果驗證

讓軟件進行多次的仿真實驗，可以使設(shè)計人員通過生成的實驗數(shù)據(jù)在很短時間內(nèi)找到合適的輸入激勵電平。表１是筆者截取的一段數(shù)據(jù)。由于主要關(guān)心五次諧波，所以，為了便于觀察，將其制成表格，并將其鄰近的四、六次諧波也列了出來。

表1 不同激勵電平時的諧波功率值

從諧波分析結(jié)果圖表上可清楚的看到：當激勵電平為１７ｄＢｍ的時，三極管ＡＴ４２０８６的倍頻效率是最高的（見圖２），為５．７２７ｄＢｍ。而在其鄰近的其它電平激勵下，倍頻后的５次諧波輸出都相對低一些。

通過研究倍頻器的倍頻效率對激勵電平的變化規(guī)律，可為確定輸入激勵電平的大小提供依據(jù)。不僅如此，在計算整個電路系統(tǒng)電平分配時，也可以把倍頻器件的有效激勵電平作為基點來折算出其它器件的工作電平值。

實際實現(xiàn)時，作為射頻電路，即便原理上已經(jīng)設(shè)計的很好了，但由于電路工作頻率很高，實際電路板如果設(shè)計不好，就有可能導致信號波長和結(jié)構(gòu)的物理參數(shù)發(fā)生變化，從而使電路出現(xiàn)自激、諧波抑制不好，波形失真、信號功率下降等現(xiàn)象。這里設(shè)計的倍頻器是一種對環(huán)境阻抗很敏感的器件。由于一般從電路設(shè)計上，都希望用盡量少的器件來實現(xiàn)功能。本電路輸出級元件少到只有ＬＣ諧振回路，因此一方面符合最小化設(shè)計要求，另一方面，輸出級又很容易受到負載的牽引而使倍頻效率降低。對此，可以通過ＡＤＳ軟件實驗來分析這個現(xiàn)象。表２給出了兩例５次諧波的功率值。實際上，針對倍頻器的特點可以對這些“失配”提出一套切實可行的“修正”辦法。當然，合理正確的仿真是能夠快速有效實現(xiàn)修正的先決條件。

倍頻器的輸入級一般是放大器或者放大器加衰減網(wǎng)絡(luò)，故前級的輸出阻抗是不好確定的，可能是容性，也可能是感性。也就是說，修正倍頻器輸入端的環(huán)境阻抗比較困難，對此，可以把主要矛盾放到輸出級去。因為兩端口器件的Ｓ參數(shù)不僅和本級有關(guān)，還和輸出級的匹配情況有關(guān)，在失配不是很嚴重的情況下，可以通過改善輸出級的匹配來同時修正兩個端口的匹配。為了實現(xiàn)倍頻器的倍頻功能，可以在輸出端加帶通濾波器以選出所需要的諧波信號。而設(shè)計良好的帶通濾波器的輸入端的端口一般都呈容性（如果不是，就意味著在ＤＣ附近還有一個通帶，這種情況很少見），因此可以在實際電路調(diào)試中把倍頻器輸出級與下面帶通濾波器連接的隔直電容（也就是圖１中的Ｃ４）取下來，而換用電感來抵償濾波器端口的容性效應(yīng)。筆者在實際調(diào)試中嘗試過兩種替代方法，而且都取得了很好的效果：一種是用貼片電感，其優(yōu)點是一致性好，適合批量加工。缺點是由于器件取值的離散性，因此在首次調(diào)試時需要拿很多不同值的電感焊到板子上試，而且也不容易取到最優(yōu)值；另一種是用漆包線的線繞線圈，特點是可以用鑷子進行連續(xù)的電感值調(diào)試，容易取到最優(yōu)值，但這種方法的缺點是每件都需要手調(diào)，難于用在大規(guī)模的生產(chǎn)上。

表2 不同負載下5次諧波的功率值

筆者將Ｃ４換成線繞電感線圈后，實際調(diào)出的倍頻結(jié)果是５次諧波輸出功率大于軟件仿真得出的數(shù)值，即用線圈進行無間斷的電感值調(diào)協(xié)可以彌補倍頻電路中器件取值離散而難以得到最優(yōu)倍頻結(jié)果的缺點，從而得到比軟件仿真還要好的諧波輸出功率。筆者的實際試驗結(jié)果是：四次諧波：５．９５５ｄＢｍ，五次諧波：６．５５９ｄＢｍ，六次諧波：－１．２２６ｄＢｍ。

４　小結(jié)

本文以一個具體的例子著重講述了如何利用現(xiàn)代射頻仿真工具ＡＤＳ來優(yōu)化倍頻器的設(shè)計過程，同時針對軟件仿真與實際電路的客觀差距提出了一套行之有效的解決方案，并通過實際驗證使理論仿真和實際實現(xiàn)得到了良好的吻合。實踐證明：通過對ＡＤＳ軟件設(shè)計過程的優(yōu)化，可以提高工程開發(fā)效率，因而在人力、時間的投入上有著明顯的優(yōu)勢。