<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 手機與無線通信 > 設計應用 > Adsp-TS101芯片介紹及其在雷達信號處理方面的應用

          Adsp-TS101芯片介紹及其在雷達信號處理方面的應用

          作者: 時間:2012-08-02 來源:網(wǎng)絡 收藏

          片內6 M位SRAM,分為3個(M0、M1、M2)128位寬的2 M位的塊,可組合構成數(shù)據(jù)、程序存儲器,每個SRAM與兩個總線相連,允許單周期內完成和CPU之間4個數(shù)的傳輸。

          本文引用地址:http://www.ex-cimer.com/article/154225.htm

            外部口支持與片外存儲器、主機(host)及8片的多處理器接口。外部口支持同步、異步及突發(fā)式存取。

            提供了4個鏈路口,每個鏈路口是8位雙向口,與SHARC DSP口不兼容。

            DMA控制器支持獨立于處理器的后臺零等待數(shù)據(jù)傳輸。14個DMA通道分別與外部口(4)、鏈路(1ink)口(8),autoDMA寄存器(2)相連,外部總線可采用8/16/32/64位字長進行DMA操作。此外還有JTAG測試口及片內仿真。

            串口支持250 Mb/s的收發(fā)獨立的同步傳輸。

            具有IEEE JTAG標準1149.1測試口和片內仿真。

            27 mm×27 mm或19 mm×19 mm PBGA封裝。

            內部ADD1.2 V,外部ADD3.3 V。

            3 的典型

            根據(jù)ADSP-TS101的系統(tǒng)結構特點,給出Adsp-TS101在的典型,如圖2所示。機主要由以下幾部分組成。

            

            ① 運放及A/D。DPMCW接收機視頻輸出信號幅度為O~+4 V,經(jīng)運放接收后,輸出到A/D的模擬輸入端。運放及A/D分為I、Q兩路輸入,以32位定點數(shù)同時采集到DSP1,在DSP1內分為I、Q兩部分進行處理。

           ?、?CPLD。CPLD內部主要完成對數(shù)據(jù)的鎖存,產(chǎn)生A/D采樣時鐘、各個DSP的中斷請求信號和數(shù)據(jù)發(fā)送的同步信號。

           ?、?DSP1。DSP1主要完成:A/D數(shù)據(jù)輸入變換,并輸出到DSP2;系統(tǒng)自舉。系統(tǒng)采用EPROM自舉方式,4個DSP的加載任務由DSP1完成。初始化時,DSP1通過鏈路口1發(fā)出一個控制字,將工作參數(shù)傳給DSP2、DSP3、DSP4。鏈路口3和鏈路口4用于系統(tǒng)自舉。

           ?、?DSP2。DSP2完成2048點FFT運算。輸入數(shù)據(jù)用鏈路口0和鏈路口2,輸出數(shù)據(jù)用鏈路口1和鏈路口3。鏈路口4用于系統(tǒng)自舉。

            ⑤ DSP3。DSP3完成門限判斷與固定目標對消和動目標運動速度的校正。

           ?、?DSP4和DPRAM。DSP4完成數(shù)據(jù)積累,然后對數(shù)據(jù)進行整理并輸出。

            這個例子充分體現(xiàn)了ADSP-TSl01適宜多處理器結構,通過鏈路(1ink)口支持串行處理器,而不需要任何附加邏輯電路的優(yōu)勢。

            4 電源供電及功耗估計

            (1) 電源供電

            Adsp-TS101有三個電源,其中數(shù)字3.3 V為l/0供電;數(shù)字1.2 V為DSP內核供電;模擬1.2 V為內部鎖相環(huán)和倍頻電路供電。Adsp-TS101要求數(shù)字3.3 V和數(shù)字1.2 V同時上電。如果無法嚴格同步,則應保證核電源1.2 V先上電,l/0電源3.3 v后上電。本系統(tǒng)在數(shù)字3.3 V輸入端并聯(lián)了一個大電容,而在數(shù)字1.2 v輸入端并聯(lián)了一個小電容。其目的就是為了保證3.3 v充電時間大于1.2 v充電時間,以便很好地解決電源供電先后的問題。

            (2)外部口功耗估計

            外部口的功耗主要是輸出引腳(例如數(shù)據(jù)線的某個位由高到低,或由低到高)轉換的功率消耗,而且該功耗與系統(tǒng)無關。由于這種轉換的外部平均電流為0.137 A,因此,功耗為PDD=VD×lDD=3.3 V×0.137 A=0.45 W

            (3)內核功耗估計

            內核最大電流為1.277 A。該電流是DSP進行單指令流多數(shù)據(jù)流(SIMD)方式下,4個16位定點字乘加與2個四字讀取并行操作以及進行由外部口到內部存儲器DMA操作所需的電流。實際上,DSP內核電流大小還和內核工作頻率有關,圖3所示是其內核電流與頻率的關系曲線。因此,供給DSP內核電流可根據(jù)不同的并行處理任務和內核工作頻率來確定。若并行處理較少,工作頻率低,所需電流就小。這樣,最大內核功耗為PDD=VDD×IDD=1.2 V×1.277 A=1.534 W。

            

            結 語

            本文了Adsp-TS101。該應用系統(tǒng)充分利用了Adsp-TS101高速的運算能力、數(shù)據(jù)吞吐量大以及易于多片連接,可對數(shù)據(jù)進行串行處理的特點。文中還討論了DSP應用過程中的電源設計和功耗問題,因而具有一定的工程指導意義。目前該系統(tǒng)已成功用于某系統(tǒng)。


          上一頁 1 2 下一頁

          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();