基于SRAM工藝FPGA的加密方法介紹

在現(xiàn)代電子系統(tǒng)設(shè)計中，由于可編程邏輯器件的卓越性能、靈活方便的可升級特性，而得到了廣泛的應(yīng)用。由于大規(guī)模高密度可編程邏輯器件多采用SRAM工藝，要求每次上電，對FPGA器件進行重配置，這就使得可以通過監(jiān)視配置的位數(shù)據(jù)流，進行克隆設(shè)計。因此，在關(guān)鍵、核心設(shè)備中，必須采用加密技術(shù)保護設(shè)計者的知識產(chǎn)權(quán)。

1　基于SRAM工藝FPGA的保密性問題

通常，采用SRAM工藝的FPGA芯片的的配置方法主要有三種：由計算機通過下載電纜配置、用專用配置芯片（如Altera公司的EPCX系列芯片）配置、采用存儲器加微控制器的方法配置。第一種方法適合調(diào)試設(shè)計時要用，第二種和第三種在實際產(chǎn)品中使用較多。第二種方法的優(yōu)點在于外圍電路非常簡單，體積較小，適用于不需要頻繁升級的產(chǎn)品；第三種方法的優(yōu)點在于成本較低，升級性能好。

以上幾種方法在系統(tǒng)加電時，都需要將配置的比特流數(shù)據(jù)按照確定的時序?qū)懭隨RAM工藝的FPGA。因此，采用一定的電路對配置FPGA的數(shù)據(jù)引腳進行采樣，即可得到配置數(shù)據(jù)流信息。利用記錄下來的配置數(shù)據(jù)可對另一塊FPGA芯片進行配置，就實現(xiàn)了對FPGA內(nèi)部設(shè)計電路的克隆。典型的克隆方法見圖1。

2 對SRAM工藝FPGA進行有效加密的方法

由于SRAM工藝的FPGA上電時的配置數(shù)據(jù)是可以被復制的，因此單獨的一塊FPGA芯片是無法實現(xiàn)有效加密的。FPGA芯片供應(yīng)商對位數(shù)據(jù)流的定義是不公開的，因此無法通過外部的配置數(shù)據(jù)流信息推測內(nèi)部電路。也就是說，通過對FPGA配置引腳的數(shù)據(jù)進行采樣可得到配置信息。但也不能知道內(nèi)部電路結(jié)構(gòu)。如果在配置完成后使FPGA處于非工作狀態(tài)，利用另外一塊保密性較強的CPU產(chǎn)生密碼驗證信息與FPGA進行通信，僅在驗證成功的情況下使能FPGA正常工作，則能有效地對設(shè)計進行加密。具體電路結(jié)構(gòu)見圖2。

系統(tǒng)加電時，由單片機對SRAM工藝的FPGA進行配置。配置完成時，F(xiàn)PGA內(nèi)部功能塊的使能端為低，不能正常工作。此時，單片機判斷到配置完成后，將ASET信號置為高電平，使能FPGA內(nèi)的偽碼發(fā)生電路工作；同時，單片機產(chǎn)生一個偽碼驗證信息，在FPGA中將兩路偽碼進行比較，兩者完全匹配時，F(xiàn)PGA內(nèi)部電路正常工作，否則不能正常工作。加密電路主要利用了配置完成后處于空閑狀態(tài)的單片機和FPGA內(nèi)部分邏輯單元，沒有增加硬件成本。

由上述討論可知，系統(tǒng)的加密能力主要由CPU的加密能力決定。這就要求CPU的加密算法要足夠復雜，使得對驗證信息的捕獲與識別足夠困難。最常見的加密算法就是產(chǎn)生兩個偽隨機序列發(fā)生器：一個位于SRAM工藝的FPGA內(nèi)；另一個位于CPU內(nèi)。當兩者匹配時，通過驗斑點。對PN碼有兩點要求：一方面，要求偽隨機序列的長度足夠長，使得要捕獲整個序列不太可能；另一方面，偽隨機序列的線性復雜度要足夠高，使推測偽隨機序列的結(jié)構(gòu)不易實現(xiàn)。

通常采用的偽隨機碼發(fā)生器的反饋電路如圖3所示。實際中，可采用級數(shù)較高的線性反饋移位寄存器來產(chǎn)生偽隨機碼。如采用40級線性移位寄存器產(chǎn)生的最大序列的周期為2?40=10?12。若將所有偽隨機碼截獲并存儲，就需要1000Gb的存儲空間；若碼速率為50Kbps，捕獲時間將長達5555小時；當增加移位寄存器的級數(shù)時，所需的存儲空間和捕獲時間都會呈指數(shù)增長，以至于難以實現(xiàn)。采用較為簡單的線性反饋電路被推測出反饋結(jié)構(gòu)的可能性較大，因此實際的系統(tǒng)中，除了級數(shù)要較多之外，往往通過對多個線性移位寄存器產(chǎn)生的偽碼進行特定運算產(chǎn)生長碼，以增加所產(chǎn)生偽碼的線性復雜度。

3　FPGA內(nèi)的校驗工作電路

在此采用40級線性反饋移位寄存器來產(chǎn)生偽隨機碼，特征多項式為20000012000005（八進制表示）。其移位寄存器表示形式為：Bin=B23?XOR?B21XORB2XORB0，F(xiàn)PGA內(nèi)工作電路見圖4。

在上電之后，單片機將圖4中的電路配置在FPGA中。配置完成后，單片機發(fā)送的ASET信號由低電平跳變?yōu)楦唠娖?，使得FPGA內(nèi)的PN碼產(chǎn)生電路開始工作，并于CPU發(fā)送過來的PN碼進行比較。比較結(jié)果一致就使能USER_DESIGN模塊正常工作。其中PLL_BITSYS模塊用來發(fā)生VERIFY_PN的位同步時鐘，采用微分鎖相原理實現(xiàn)。各種參考資料都有較多介紹，在此不再詳述。

COMPARE_PN模塊完成對單片機發(fā)送的偽隨機碼和PNMA_PRODUCER模塊產(chǎn)生的偽隨機碼的比較：當兩路相同，輸出1，不同時輸出0；若兩路偽碼完全匹配，則恒定輸出1，使USER_DESIGN電路正常工作，否則，輸出為類似于偽碼的信號，使USER_DESIGN電路不能正常工作。

4　FPGA內(nèi)的偽隨機碼產(chǎn)生電路

PNMA_PRODUCER模塊和來產(chǎn)生偽隨機碼 ，采用移位寄存器實現(xiàn)，具體電路見圖5。LPM_SHIFTREG為移位寄存器模塊。移位寄存器ASET端為異步置位端，高電平有效，即ASET為高時，將初值85置入移位寄存器內(nèi)，LPMSHIFTREG模塊的“DIRECTION”設(shè)置為“RIGHT”即移位方向為右移。Q[39..0]表示40位移位寄存器的各個狀態(tài)，SHIFTIN為串行輸入，SHIFTIN為Q0、Q2、Q21、Q23四個狀態(tài)異或運算的結(jié)果。