一種帶隙基準(zhǔn)電壓源的設(shè)計與仿真
2 帶隙基準(zhǔn)電壓源電路設(shè)計
2.1 帶隙基準(zhǔn)核心電路
帶隙基準(zhǔn)核心電路采用一階補償技術(shù),溫度系數(shù)一般能達(dá)到(10~20)×10-6℃。如圖2所示,為本設(shè)計的帶隙基準(zhǔn)電壓源的核心電路,圖中用PMOS電流源作為偏置電流,由于MOS管的溝道長度調(diào)制效應(yīng)會導(dǎo)致顯著的電源電壓依賴性。為解決這一問題,可利用共源共柵結(jié)構(gòu)良好的屏蔽特性,電路中的電流源采用共源共柵結(jié)構(gòu)。同時為減小運放失調(diào)電壓的影響,可采用兩個三極管級聯(lián)的結(jié)構(gòu)。運算放大器用來保證N1和N2兩點的電位相等。根據(jù)理論分析可知,適當(dāng)調(diào)整晶體管Q1~Q5的發(fā)射極面積和電阻R1~R5的電阻值,可產(chǎn)生與溫度無關(guān)的基準(zhǔn)電壓VREF。本文引用地址:http://www.ex-cimer.com/article/155888.htm
評論