AVS解碼器在DSP平臺(tái)上的優(yōu)化

　　每個(gè)模塊在執(zhí)行一個(gè)宏塊行的解碼過程中，會(huì)被反復(fù)執(zhí)行N 次，在此期間程序代碼保留在L1P中不被沖刷，直到第二個(gè)模塊執(zhí)行的時(shí)候第一個(gè)模塊的代碼才被沖刷。所以此方法解碼一個(gè)宏塊行才發(fā)生四次沖刷，完成一幀圖像的解碼共發(fā)生4 ×M 次代碼沖刷，較改進(jìn)之前減少?zèng)_刷次數(shù)4 ×M ×(N - 1)。

　　表1中的測(cè)試序列分辨率為720 ×576，調(diào)整結(jié)構(gòu)后解碼速率均有不同程度的提高，通過對(duì)統(tǒng)計(jì)結(jié)果的平均得知，效率提高20%左右。

　　表1　實(shí)驗(yàn)結(jié)果

　　3　結(jié)論

　　本文解碼器優(yōu)化充分利用了處理器的程序Cache功能，模塊分配方式依據(jù)Cache大小而定，針對(duì)不同處理器的不同Cache， 可以有不同的模塊劃分方式，只需要保證每個(gè)模塊代碼量小于程序Cache容量即可。處理器對(duì)于數(shù)據(jù)的讀取同樣可以采用類似方法，以達(dá)到充分利用數(shù)據(jù)Cache的目的。此方法不僅可以應(yīng)用于AVS解碼器，也可應(yīng)用于AVS編碼器，還可以應(yīng)用于與之擁有類似結(jié)構(gòu)的H. 264、MPEG、VC1等編解碼算法。