RMII模式以太網(wǎng)PHY芯片DP83848C的應(yīng)用

2 RMll模式描述
RMII模式在保持物理層器件現(xiàn)有特性的前提下減少了PHY的連接引腳。
RMII由參考時鐘REF_CLK、發(fā)送使能TX_EN、發(fā)送數(shù)據(jù)TXD[1：0]、接收數(shù)據(jù)RXD[1：0]、載波偵聽／接收數(shù)據(jù)有效CRS_DV和接收錯誤RX_ER(可選信號)組成。在此基礎(chǔ)上，DP83848C還增加了RX_DV接收數(shù)據(jù)有效信號。
2. 1 REF_CLK——參考時鐘
REF_CLK是一個連續(xù)時鐘，可以為CRS_DV、RXD[1：O]、TX_EN、TXD[1：O]、RX_DV和RX_ER提供時序參考。REF_CLK由MAC層或外部時鐘源源提供。REF_CLK頻率應(yīng)為50 MHz±50×10-6，占空比介于35％和65％之間。在RMII模式下，數(shù)據(jù)以50 MHz的時鐘頻率一次傳送2位。因此，RMII模式需要一個50 MHz有源振蕩器(而不是晶振)連接到器件的X1腳。
2．2 TX_EN——發(fā)送使能
TX_EN表示MAC層正在將要傳輸?shù)碾p位數(shù)據(jù)放到TXD[1：O]上。TX_EN應(yīng)被前導(dǎo)符的首個半字節(jié)同步確認(rèn)，且在所有待傳雙位信號載入過程中都保持確認(rèn)。跟隨一幀數(shù)據(jù)的末2位之后的首個REF_CLK上升沿之前，MAC需對TX_EN取反。TX_EN的變化相對于REF_CLK是同步的。
2．3 TXD[1：0]——發(fā)送數(shù)據(jù)
TXD[1：O]的變換相對于REF_CLK是同步的。TX_EN有效后，PHY以TXD[1：0]作為發(fā)送端。
在10 Mbps模式下，由于REF_CLK的頻率是在10Mbps模式中數(shù)據(jù)速率的10倍。因此TXD[1：0]上的值必須在10個脈沖期間保持穩(wěn)定，確保DP83848C能夠每隔10個周期進(jìn)行采樣。發(fā)送時序如圖5所示，發(fā)送延時情況如表l所列。其中，PMD為物理介質(zhì)關(guān)聯(lián)層(physical media depen-dent)接口。