淺談確保信號(hào)完整性的電路板設(shè)計(jì)準(zhǔn)則

信號(hào)完整性(SI)問(wèn)題解決得越早，設(shè)計(jì)的效率就越高，從而可避免在電路板設(shè)計(jì)完成之后才增加端接器件。SI設(shè)計(jì)規(guī)劃的...
　　
　　
　　信號(hào)完整性(SI)問(wèn)題解決得越早，設(shè)計(jì)的效率就越高，從而可避免在電路板設(shè)計(jì)完成之后才增加端接器件。SI設(shè)計(jì)規(guī)劃的工具和資源不少，本文探索信號(hào)完整性的核心議題以及解決SI問(wèn)題的幾種方法，在此忽略設(shè)計(jì)過(guò)程的技術(shù)細(xì)節(jié)。
　　
　　1 SI問(wèn)題的提出
　　
　　隨著IC輸出開(kāi)關(guān)速度的提高，不管信號(hào)周期如何，幾乎所有設(shè)計(jì)都遇到了信號(hào)完整性問(wèn)題。即使過(guò)去你沒(méi)有遇到SI問(wèn)題，但是隨著電路工作頻率的提高，今后一定會(huì)遇到信號(hào)完整性問(wèn)題。
　　信號(hào)完整性問(wèn)題主要指信號(hào)的過(guò)沖和阻尼振蕩現(xiàn)象，它們主要是IC驅(qū)動(dòng)幅度和跳變時(shí)間的函數(shù)。也就是說(shuō)，即使布線(xiàn)拓?fù)浣Y(jié)構(gòu)沒(méi)有變化，只要芯片速度變得足夠快，現(xiàn)有設(shè)計(jì)也將處于臨界狀態(tài)或者停止工作。我們用兩個(gè)實(shí)例來(lái)說(shuō)明信號(hào)完整性設(shè)計(jì)是不可避免的。
　　在通信領(lǐng)域，前沿的電信公司正為語(yǔ)音和數(shù)據(jù)交換生產(chǎn)高速電路板(高于500MHz)，此時(shí)成本并不特別重要，因而可以盡量采用多層板。這樣的電路板可以實(shí)現(xiàn)充分接地并容易構(gòu)成電源回路，也可以根據(jù)需要采用大量離散的端接器件，但是設(shè)計(jì)必須正確，不能處于臨界狀態(tài)。
　　SI和EMC專(zhuān)家在布線(xiàn)之前要進(jìn)行仿真和計(jì)算，然后，電路板設(shè)計(jì)就可以遵循一系列非常嚴(yán)格的設(shè)計(jì)規(guī)則，在有疑問(wèn)的地方，可以增加端接器件，從而獲得盡可能多的SI安全裕量。電路板實(shí)際工作過(guò)程中，總會(huì)出現(xiàn)一些問(wèn)題，為此，通過(guò)采用可控阻抗端接線(xiàn)，可以避免出現(xiàn)SI問(wèn)題。簡(jiǎn)而言之，超標(biāo)準(zhǔn)設(shè)計(jì)可以解決SI問(wèn)題。
　　下面介紹設(shè)計(jì)過(guò)程通用的SI設(shè)計(jì)準(zhǔn)則。
　　
　　2 設(shè)計(jì)前的準(zhǔn)備工作
　　
　　在設(shè)計(jì)開(kāi)始之前，必須先行思考并確定設(shè)計(jì)策略，這樣才能指導(dǎo)諸如元器件的選擇、工藝選擇和電路板生產(chǎn)成本控制等工作。就SI而言，要預(yù)先進(jìn)行調(diào)研以形成規(guī)劃或者設(shè)計(jì)準(zhǔn)則，從而確保設(shè)計(jì)結(jié)果不出現(xiàn)明顯的SI問(wèn)題、串?dāng)_或者時(shí)序問(wèn)題。有些設(shè)計(jì)準(zhǔn)則可以由IC制造商提供，然而，芯片供貨商提供的準(zhǔn)則(或者你自己設(shè)計(jì)的準(zhǔn)則)存在一定的局限性，按照這樣的準(zhǔn)則可能根本設(shè)計(jì)不了滿(mǎn)足SI要求的電路板。如果設(shè)計(jì)規(guī)則很容易，也就不需要設(shè)計(jì)工程師了。
　　在實(shí)際布線(xiàn)之前，首先要解決下列問(wèn)題，在多數(shù)情況下，這些問(wèn)題會(huì)影響你正在設(shè)計(jì)(或者正在考慮設(shè)計(jì))的電路板，如果電路板的數(shù)量很大，這項(xiàng)工作就是有價(jià)值的。
　　
　　3 電路板的層疊
　　
　　某些項(xiàng)目組對(duì)PCB層數(shù)的確定有很大的自主權(quán)，而另外一些項(xiàng)目組卻沒(méi)有這種自主權(quán)，因此，了解你所處的位置很重要。與制造和成本分析工程師交流可以確定電路板的層疊誤差，這時(shí)還是發(fā)現(xiàn)電路板制造公差的良機(jī)。比如，如果你指定某一層是50Ω阻抗控制，制造商怎樣測(cè)量并確保這個(gè)數(shù)值呢？
　　其它的重要問(wèn)題包括U預(yù)期的制造公差是多少？在電路板上預(yù)期的絕緣常數(shù)是多少？線(xiàn)寬和間距的允許誤差是多少？接地層和信號(hào)層的厚度和間距的允許誤差是多少？所有這些信息可以在預(yù)布線(xiàn)階段使用。
　　根據(jù)上述數(shù)據(jù)，你就可以選擇層疊了。注意，幾乎每一個(gè)插入其它電路板或者背板的PCB都有厚度要求，而且多數(shù)電路板制造商對(duì)其可制造的不同類(lèi)型的層有固定的厚度要求，這將會(huì)極大地約束最終層疊的數(shù)目。你可能很想與制造商緊密合作來(lái)定義層疊的數(shù)目。應(yīng)該采用阻抗控制工具為不同層生成目標(biāo)阻抗范圍，務(wù)必要考慮到制造商提供的制造允許誤差和鄰近布線(xiàn)的影響。
　　在信號(hào)完整的理想情況下，所有高速節(jié)點(diǎn)應(yīng)該布線(xiàn)在阻抗控制內(nèi)層(例如帶狀線(xiàn))，但是實(shí)際上，工程師必須經(jīng)常使用外層進(jìn)行所有或者部分高速節(jié)點(diǎn)的布線(xiàn)。要使SI最佳并保持電路板去耦，就應(yīng)該盡可能將接地層/電源層成對(duì)布放。如果只能有一對(duì)接地層/電源層，你就只有將就了。如果根本就沒(méi)有電源層，根據(jù)定義你可能會(huì)遇到SI問(wèn)題。你還可能遇到這樣的情況，即在未定義信號(hào)的返回通路之前很難仿真或者仿真電路板的性能。
　　
　　4 串?dāng)_和阻抗控制
　　
　　來(lái)自鄰近信號(hào)線(xiàn)的耦合將導(dǎo)致串?dāng)_并改變信號(hào)線(xiàn)的阻抗。相鄰平行信號(hào)線(xiàn)的耦合分析可能決定信號(hào)線(xiàn)之間或者各類(lèi)信號(hào)線(xiàn)之間的“安全”或預(yù)期間距(或者平行布線(xiàn)長(zhǎng)度)。比如，欲將時(shí)鐘到數(shù)據(jù)信號(hào)節(jié)點(diǎn)的串?dāng)_限制在100mV以?xún)?nèi)，卻要信號(hào)走線(xiàn)保持平行，你就可以通過(guò)計(jì)算或仿真，找到在任何給定布線(xiàn)層上信號(hào)之間的最小允許間距。同時(shí)，如果設(shè)計(jì)中包含阻抗重要的節(jié)點(diǎn)(或者是時(shí)鐘或者專(zhuān)用高速內(nèi)存架構(gòu))，你就必須將布線(xiàn)放置在一層(或若干層)上以得到想要的阻抗

5 重要的高速節(jié)點(diǎn)
　　
　　延遲和時(shí)滯是時(shí)鐘布線(xiàn)必須考慮的關(guān)鍵因素。因?yàn)闀r(shí)序要求嚴(yán)格，這種節(jié)點(diǎn)通常必須采用端接器件才能達(dá)到最佳SI質(zhì)量。要預(yù)先確定這些節(jié)點(diǎn)，同時(shí)將調(diào)節(jié)元器件放置和布線(xiàn)所需要的時(shí)間加以計(jì)劃，以便調(diào)整信號(hào)完整性設(shè)計(jì)的指針。