基于PEX8111的CompactPCI Express 混合橋接板設(shè)計
加入技術(shù)交流群
2．3 時鐘設(shè)計
發(fā)送器以2．5 Gb／s的速率定時輸出數(shù)據(jù)。實現(xiàn)該速率的時鐘必須精確在中心頻率±300 ppm內(nèi)，它最大允許每1 666個時鐘偏離1個時鐘。設(shè)備獲取時鐘輸入的方式有兩種：采用本板時鐘和使用外部輸入時鐘，該設(shè)計使用外部時鐘。如果使用擴(kuò)展頻譜定時(Spread Spectrum Clocking，SSC)功能，一般都要求鏈路上的發(fā)送器和接收器必須使用同一參考時鐘，SSC是一種用于緩慢調(diào)制時鐘頻率的技術(shù)，以便降低時鐘中心頻率處的EMI輻射噪音。有了SSC，輻射的能量就不會產(chǎn)生2．5 GHz的噪音尖峰信號，因為輻射能量被分散到2．5 GHz周圍小的頻率范圍。
本模塊需要為外接的PCI設(shè)備提供時鐘信號，如圖2所示。33 MHz晶體作為時鐘源，通過零延時緩沖器CY2305輸出5路時鐘，并分別作為PEX8111和4個外接PCI設(shè)備的時鐘源。零延時緩沖器是一種可以將一個時鐘信號扇出多個時鐘信號，并使這些輸出之間有零延時和很低偏斜的器件，所以可以認(rèn)為4個外接PCI設(shè)備工作在同一時鐘下。本文引用地址：http://www.ex-cimer.com/article/157759.htm
2．4 PCI接口設(shè)計
該P(yáng)CI接口實現(xiàn)的功能為PCI的HOST功能，包含總線信號和仲裁信號。在進(jìn)行該模塊設(shè)計時需要注意連接器J1的信號定義與標(biāo)準(zhǔn)的J1接口有一些差別。因為如果將PCI總線信號完整的引出需要兩個連接器J1，J2配合使用，但是因為高速連接器XSJ3處于原本J2的位置上，因此在缺少部分信號針的情況下無法實現(xiàn)完整PCI host功能，采取使用了特殊的CPCIJ1連接器的方法解決這個問題，這種連接器比普通J1連接器多出15個信號引腳，可以使用這些多余的引腳引出REQn，ACKn信號。
2．5 電源設(shè)計
PEX8111芯片需要用到3種電源。其中PCI總線信號為5 V，I／O供電電壓為3．3 V，串行收發(fā)器的電源電壓為1．5 V，所以本模塊需要提供5 V，3．3 V和1．5 V三種電壓源。
5 V．3．3 V電壓由系統(tǒng)提供，1．5 V由3．3 V電壓轉(zhuǎn)換獲得，選取國家半導(dǎo)體公司的LP2992作為3．3～1．5 V電壓轉(zhuǎn)換模塊。該模塊具有90％以上的轉(zhuǎn)換效率、簡單的外圍電路、更小的封裝、2．5％以下的紋波電壓等特點。
2．6 復(fù)位設(shè)計
復(fù)位輸入有三個，來自PCIe端的復(fù)位，來自PEX8111復(fù)位輸出，手動復(fù)位信號，保證在主機(jī)側(cè)出現(xiàn)冷復(fù)位和要求本板單獨復(fù)位的情況下，可以將復(fù)位信號向下傳遞，如圖3所示。
3 高速電路設(shè)計
基于CPCIe總線的電路屬于高速電路，在電路設(shè)計之初就采用仿真工具進(jìn)行驗證，并根據(jù)仿真結(jié)果不斷調(diào)整自己的設(shè)計。
對所設(shè)計的電路進(jìn)行仿真是該設(shè)計的關(guān)鍵點。PEX8111芯片信號的種類和數(shù)目都比較少，在芯片外圍沒有復(fù)雜的邏輯設(shè)計，在電路設(shè)計上對時鐘和電源的要求也比較簡單，但是對傳輸在PCB上高速差分信號的質(zhì)量有很高的要求，這個要求也是當(dāng)前所有高速設(shè)計面臨的共性問題。由于高速PCB設(shè)計需要考慮的因素很多，比如介質(zhì)、平面分割、信號的等長等，傳統(tǒng)的設(shè)計準(zhǔn)則已經(jīng)不再準(zhǔn)確，所以需要依靠仿真工具來提供設(shè)計依據(jù)。在該設(shè)計中采用的仿真工具是Mentor公司Hyperlynx GHz，Hspice仿真模型，由器件的生產(chǎn)廠家提供。
仿真的過程主要包括前仿真和后仿真，以下敘述兩種仿真的具體內(nèi)容。
評論