基于PEX8111的CompactPCI Express 混合橋接板設(shè)計
加入技術(shù)交流群
3．1 阻抗控制
PCI Express規(guī)范要求走線阻抗為100 Ω，差分阻抗、單端阻抗為50 Ω。阻抗主要由線寬、線間距、銅皮厚度、介質(zhì)層厚度、介質(zhì)材料等決定。特征阻抗的計算界面如圖4所示，經(jīng)計算特征阻抗為94．5 Ω，滿足要求。本文引用地址：http://www.ex-cimer.com/article/157759.htm
PCI信號的特征阻抗為75 Ω，為了同時滿足PCIe和PCI的阻抗要求，可以采用兩種手段，首先可以將兩種信號線的寬度設(shè)置為不同寬度；其次是將兩種信號放置在不同信號平面上。兩種方法各有優(yōu)劣，前者由于制作工藝限制線寬有下限，所以需要將PCIe信號線寬設(shè)置得比較寬，不利于走線。后者需要增加信號層，直接增加成本。采取什么方法需要綜合考慮。
3．2 后仿真的實現(xiàn)
后仿真主要是在PCB繪制完成后，在前仿真的基礎(chǔ)上將PCB相關(guān)的數(shù)據(jù)導(dǎo)入后再進(jìn)行的仿真。由于PCI部分的信號電路設(shè)計已經(jīng)非常成熟，有大量的經(jīng)驗法則可以借用，并且信號的速度比較慢，因此不對這部分信號進(jìn)行仿真，只對PCIe差分信號對進(jìn)行仿真。圖5給出導(dǎo)入PCB參數(shù)后，接收端眼圖的仿真結(jié)果。可見，所有時間點上的信號電壓均在接收器可以識別的范圍之內(nèi)。
4 結(jié) 語
隨著技術(shù)的發(fā)展。基于CPCIe總線接口的模塊會被越來越多的使用，但是從成本考慮，CPCI接口的模塊不會被立即完全的替換，CPCIe模塊和CPCI模塊在機箱中共存的情況將長期存在，混合橋接模塊是將兩者聯(lián)系起來的紐帶，它將作為一個重要的插件模塊在工業(yè)控制計算機系統(tǒng)中廣泛應(yīng)用。
評論