基于PEX8111的CompactPCI Express 混合橋接板設(shè)計(jì)
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
3．1 阻抗控制
PCI Express規(guī)范要求走線(xiàn)阻抗為100 Ω，差分阻抗、單端阻抗為50 Ω。阻抗主要由線(xiàn)寬、線(xiàn)間距、銅皮厚度、介質(zhì)層厚度、介質(zhì)材料等決定。特征阻抗的計(jì)算界面如圖4所示，經(jīng)計(jì)算特征阻抗為94．5 Ω，滿(mǎn)足要求。本文引用地址：http://www.ex-cimer.com/article/157759.htm
PCI信號(hào)的特征阻抗為75 Ω，為了同時(shí)滿(mǎn)足PCIe和PCI的阻抗要求，可以采用兩種手段，首先可以將兩種信號(hào)線(xiàn)的寬度設(shè)置為不同寬度；其次是將兩種信號(hào)放置在不同信號(hào)平面上。兩種方法各有優(yōu)劣，前者由于制作工藝限制線(xiàn)寬有下限，所以需要將PCIe信號(hào)線(xiàn)寬設(shè)置得比較寬，不利于走線(xiàn)。后者需要增加信號(hào)層，直接增加成本。采取什么方法需要綜合考慮。
3．2 后仿真的實(shí)現(xiàn)
后仿真主要是在PCB繪制完成后，在前仿真的基礎(chǔ)上將PCB相關(guān)的數(shù)據(jù)導(dǎo)入后再進(jìn)行的仿真。由于PCI部分的信號(hào)電路設(shè)計(jì)已經(jīng)非常成熟，有大量的經(jīng)驗(yàn)法則可以借用，并且信號(hào)的速度比較慢，因此不對(duì)這部分信號(hào)進(jìn)行仿真，只對(duì)PCIe差分信號(hào)對(duì)進(jìn)行仿真。圖5給出導(dǎo)入PCB參數(shù)后，接收端眼圖的仿真結(jié)果?？梢?jiàn)，所有時(shí)間點(diǎn)上的信號(hào)電壓均在接收器可以識(shí)別的范圍之內(nèi)。
4 結(jié) 語(yǔ)
隨著技術(shù)的發(fā)展。基于CPCIe總線(xiàn)接口的模塊會(huì)被越來(lái)越多的使用，但是從成本考慮，CPCI接口的模塊不會(huì)被立即完全的替換，CPCIe模塊和CPCI模塊在機(jī)箱中共存的情況將長(zhǎng)期存在，混合橋接模塊是將兩者聯(lián)系起來(lái)的紐帶，它將作為一個(gè)重要的插件模塊在工業(yè)控制計(jì)算機(jī)系統(tǒng)中廣泛應(yīng)用。
評(píng)論