基于IDT75K62100 芯片的硬件控制庫(kù)設(shè)計(jì)

對(duì)于輸入包處理的SAD2，每個(gè)條目包括SPI 字段，抗重放窗口字段，密鑰字段和SA 生存期字段?？怪胤糯翱谧侄?2 位寬， 用來(lái)存放該SA 所接收到的驗(yàn)證有效的最大序列號(hào)， 接收到的包的序列號(hào)如果小于該值將被丟棄。其它字段的設(shè)置與輸出包處理單元對(duì)應(yīng)字段相同，不再重復(fù)。綜上所述，輸入包處理的SAD 每個(gè)表項(xiàng)寬度為208 位。

需要說(shuō)明的是，以上設(shè)置是根據(jù)本安全模塊實(shí)際設(shè)計(jì)的需要設(shè)置的，在IPSec 協(xié)議中建議的一些選項(xiàng)在本設(shè)計(jì)中省略了。例如，SPD 中的SPI 選項(xiàng)被省略，因?yàn)楸?a class="contentlabel" href="http://www.ex-cimer.com/news/listbylabel/label/設(shè)計(jì)">設(shè)計(jì)中SPD 和SAD 是同時(shí)查找的，故可以將SPD 中的SPI 項(xiàng)省略。另外本安全模塊默認(rèn)使用隧道模式，密碼算法為3DES，不進(jìn)行認(rèn)證，故SAD 中的相關(guān)選項(xiàng)被省略。

在設(shè)計(jì)中，SPD1 和SPD2 所用CAM 都設(shè)置為128KX144bit 模式，數(shù)據(jù)存儲(chǔ)格式如圖4－1 所示。SAD1 和SAD2 均由SRAM 組成，其存儲(chǔ)空間為256KX36bit，這樣SAD1 和SAD2 中一條SA 條目需要占用6 個(gè)存儲(chǔ)單元。數(shù)據(jù)存儲(chǔ)格式如圖4－2 所示。

圖 4－2：SAD1 和SAD2 數(shù)據(jù)格式

5 創(chuàng)新點(diǎn)總結(jié)本文的創(chuàng)新點(diǎn)在于提出并實(shí)現(xiàn)了一種用硬件IDT75K62100 芯片實(shí)現(xiàn)快速的SPD 與SAD 數(shù)據(jù)庫(kù)的思想。目前的SPD 和SAD 往往用軟件的方式來(lái)實(shí)現(xiàn)，但這極大地限制了IPSEC 處理數(shù)據(jù)流的速度，本文提出的這種思想，經(jīng)過實(shí)現(xiàn)與測(cè)試，對(duì)提高IPSEC 保護(hù)節(jié)點(diǎn)提高數(shù)據(jù)流的處理速度有很大的幫助。