HSP3824擴(kuò)頻通信芯片的功能及應(yīng)用

其中，各數(shù)據(jù)線的含義及作用如下:

　　SCLK:數(shù)據(jù)時(shí)鐘，HSP3824在它的上升沿采樣或送出數(shù)據(jù)，由它決定了讀寫(xiě)操作的速度。需要引起注意的是SCLK應(yīng)提前SD幾個(gè)周期就準(zhǔn)備好，且SCLK的速度不能大于1/2倍的系統(tǒng)主時(shí)鐘MCLK。

　　SD:串行輸入/輸出的數(shù)據(jù)，包括寄存器的地址和值。在每次讀/寫(xiě)一個(gè)寄存器時(shí)，SD的前8位都應(yīng)該是地址，后8位為數(shù)據(jù)，且均是低位在前。

　　AS:區(qū)分?jǐn)?shù)據(jù)線SD上送的信號(hào)是寄存器的地址還是數(shù)值，AS=1表示SD為地址，AS=0表示SD為數(shù)值。

　　R/表示對(duì)于HSP3824而言，控制端口進(jìn)行的是讀還是寫(xiě)操作，RS=0為寫(xiě)操作，RS=1為讀操作。

為使能信號(hào)，只有在=0時(shí)控制端口才能進(jìn)行讀寫(xiě)。

2.3 應(yīng)注意的關(guān)鍵問(wèn)題及其解決

　　HSP3824內(nèi)部寄存器的讀寫(xiě)除要求滿足以上條件外，還必須滿足如圖5所示的HSP3824主時(shí)鐘MCLK和數(shù)據(jù)時(shí)鐘SCLK之間的時(shí)序關(guān)系[2]。

從圖中可以看出此條件要求很高，特別是因?yàn)镾CLK是由外部控制器給出，而MCLK是由一個(gè)晶振送給HSP3824的工作時(shí)鐘，兩者之間沒(méi)有任何邏輯上的關(guān)系。因此必須采取一些額外的措施來(lái)解決此問(wèn)題。

　　在硬件上，可增加如圖6所示的電路。其中DCLK由外部控制器提供，由晶振提供。利用的反相信號(hào)CLK的上升沿(即MCLK的下降沿)觸發(fā)DCLK，輸出SCLK。同時(shí)CLK再經(jīng)過(guò)一級(jí)反相器，得到MCLK。圖中的D觸發(fā)器和反相器都需要選擇快速的74F系列。這樣得到的MCLK和SCLK才能滿足圖5所示的條件。同時(shí)，可以在軟件上采取些措施，如每寫(xiě)一個(gè)寄存器之后馬上讀該寄存器，并與預(yù)期值比較，若不符則重新寫(xiě)入，否則繼續(xù)下一個(gè)寄存器的讀寫(xiě)。通過(guò)以上兩方面的措施，可確保寄存器的正確配置。

HSP3824的工作速度由MCLK決定，這個(gè)工作速度可以很高(高達(dá)44MHz)。因此，在確定的工作速度下，必須要求MCLK無(wú)抖動(dòng)，特別是無(wú)毛刺，否則HSP3824會(huì)產(chǎn)生誤動(dòng)，致使工作狀態(tài)不正常?？赏ㄟ^(guò)在MCLK送入HSP3824之前串接一個(gè)小電阻，對(duì)地并接一個(gè)小電容來(lái)防止毛刺的干擾。

3 利用HSP3824實(shí)現(xiàn)擴(kuò)頻通信的應(yīng)用舉例

　　在HARRIS公司研制的24GHz天線芯片組中包括與HSP3824配套使用的中頻調(diào)制解調(diào)器、頻率綜合器、上下變頻器及雙工器等芯片。但其價(jià)格昂貴，不適用于現(xiàn)有的工程項(xiàng)目。故筆者僅利用了HSP3824芯片，自行設(shè)計(jì)了其它相關(guān)電路，實(shí)現(xiàn)擴(kuò)頻通信模塊。其中利用單片機(jī)89C52作為控制器，控制整個(gè)系統(tǒng)工作狀態(tài)及實(shí)現(xiàn)基帶數(shù)據(jù)處理;利用EPROM及D/A變換器構(gòu)成直接數(shù)字頻率綜合器(DDS)，實(shí)現(xiàn)中頻調(diào)制解調(diào);其它外圍電路包括地址鎖存器、靜態(tài)RAM、EEPROM及其它輔助電路。系統(tǒng)框圖如圖7所示。

在圖7中，計(jì)算機(jī)完成兩個(gè)功能。其一是模擬以后實(shí)際工程中的數(shù)據(jù)采集單元或控制中心，利用它的RS232接口與89C52通信[3]，提供或接受數(shù)據(jù);另一個(gè)功能就是用作將來(lái)在現(xiàn)場(chǎng)調(diào)整一些參數(shù)的設(shè)置，包括擴(kuò)頻碼長(zhǎng)度的選擇、對(duì)應(yīng)的擴(kuò)頻碼、數(shù)據(jù)率、功率等。其中對(duì)擴(kuò)頻碼及其長(zhǎng)度，通信的數(shù)據(jù)率這幾個(gè)參數(shù)的調(diào)整，實(shí)際上是改變HSP3824內(nèi)部寄存器的設(shè)置。其工作流程主要是工作人員通過(guò)計(jì)算機(jī)的人機(jī)界面設(shè)定滿足實(shí)際條件的參數(shù)，利用計(jì)算機(jī)的串行通信口遵循RS232C協(xié)議，將命令傳達(dá)至89C52。單片機(jī)利用這些收到的參數(shù)去修改HSP3824內(nèi)部對(duì)應(yīng)的寄存器，同時(shí)將這些參數(shù)存儲(chǔ)在EEPROM中。之后系統(tǒng)將一直維持這些選定的參數(shù)設(shè)置，直至下一次被修改。

　　筆者以直接序列擴(kuò)頻通信基帶處理器HSP3824為核心設(shè)計(jì)了擴(kuò)頻通信模塊，并使之工作在較低頻率及數(shù)據(jù)率上，實(shí)踐證明其外圍電路簡(jiǎn)單，性能可靠。同時(shí)也說(shuō)明HSP3824具有廣泛的應(yīng)用領(lǐng)域，其處理的數(shù)據(jù)率可以從低至幾千，到高達(dá)幾十兆;并且對(duì)它的控制簡(jiǎn)單、靈活，可動(dòng)態(tài)調(diào)整若干參數(shù)，實(shí)現(xiàn)最有效的應(yīng)用;若結(jié)合其測(cè)試功能及輸入信號(hào)強(qiáng)度檢測(cè)和信道空檢測(cè)功能，可以設(shè)計(jì)出功能更強(qiáng)大、更靈活、可靠的產(chǎn)品。但它也有其固有的缺點(diǎn)，主要是擴(kuò)頻碼長(zhǎng)較短，不能獲得較高的擴(kuò)頻增益，限制了系統(tǒng)的抗噪聲及抗多徑效應(yīng)的能力。以上優(yōu)缺點(diǎn)需要設(shè)計(jì)人員綜合考慮，以充分發(fā)揮其功能，設(shè)計(jì)出最佳的產(chǎn)品。