<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

新聞中心

EEPW首頁 > 工控自動化 > 設計應用 > 基于SATAII協(xié)議的CRC32并行算法的研究

基于SATAII協(xié)議的CRC32并行算法的研究

作者：時間：2012-12-20 來源：網絡

加入技術交流群
- 掃碼加入
  和技術大咖面對面交流
  海量資料庫查詢

收藏

SATA協(xié)議中CRC生成校驗模塊采用有限狀態(tài)機來識別傳輸數據流中的原語，從而完成CRC值的生成與校驗。其狀態(tài)機結構圖如圖3所示。

本文引用地址：http://www.ex-cimer.com/article/159619.htm

其中狀態(tài)STATE0檢測幀頭并裝入STATE1狀態(tài)；在STATE1中，當輸入數據為幀尾時，則轉入STATE3狀態(tài)，否則轉入STATE2狀態(tài)，在STATE1狀態(tài)下輸出幀頭，并設置CRC初始值為0x52325032h；在STATE2中，當輸入為幀尾時，則轉入STATE3狀態(tài)，否則轉入STATE2狀態(tài)，對非原語數據進行CRC值生成，并保存到寄存器中，輸出為數據或保持原語；在STATE3中輸出最終的CRC值，并轉入STATE4狀態(tài)；在STATE4中輸出幀尾，并轉入STATTE0狀態(tài)等待下一次數據的輸入。
輸入一幀數據，并由式(14)進行計算，得出輸入數據對應的CRC計算值如表1所示。

其對應的系統(tǒng)仿真結果如圖4所示。
仿真結果顯示，CRC數據校驗與表1中的理論值一致，CRC生成模塊能夠自動識別數據流中的原語和數據，并能有數據生成正確的CRC校驗值。其中每雙字數據生成CRC值僅需一個時鐘周期，系統(tǒng)輸出延時僅為一個時鐘周期，相對于串行CRC生成算法，CRC32并行算法更能滿足SATA協(xié)議對時鐘頻率的要求。

5 結束語
文中介紹了CRC校驗原理和常用CRC32實現算法，并根據比特型算法推導出一種CRC32并行算法的實現方案，該方案實現簡單，實現的并行算法相對于串行算法具有速度快，運算簡單，并且易于硬件實現等優(yōu)點。本文還將將CRC32并行算法與SATA協(xié)議相結合，實現了滿足SATA協(xié)議規(guī)范的CRC生成和校驗模塊，并成功應用于SATAⅡ主控制器的設計中。

上一頁 1 2 3 下一頁

<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=114&cb=INSERT_RANDOM_NUMBER_HERE&n=a7a83b30' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=115&cb=INSERT_RANDOM_NUMBER_HERE&n=a3d98779' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=116&cb=INSERT_RANDOM_NUMBER_HERE&n=abca108c' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=117&cb=INSERT_RANDOM_NUMBER_HERE&n=a1775170' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=118&cb=INSERT_RANDOM_NUMBER_HERE&n=a449048b' border='0' alt='' /></a>

關鍵詞： CRC32 并行算法 SATA Verilog

評論

相關推薦

Verilog HDL基礎知識6之語法結構

嵌入式系統(tǒng) FPGA verilog HDL 語法結構 | 2024-02-21

常見 FPGA/PLD及VHDL/Verilog 開發(fā)軟件

hpnet | 2002-07-10

Verilog基礎教程(7章)

視頻周立功單片機 Verilog HDL | 2013-01-16

Verilog HDL基礎知識2之運算符

嵌入式系統(tǒng) FPGA verilog HDL 運算符 | 2024-02-19

Verilog HDL基礎知識9之代碼規(guī)范示例

嵌入式系統(tǒng) FPGA verilog HDL 代碼規(guī)范 | 2024-02-26

基于FPGA的飛行模擬器通信接口設計

設計方案 Verilog 寄存器 Altera FP | 2015-08-27

硬件描述語言

hpnet | 2002-07-10

關于Verilog的一堆資料

資源下載 xinlinx FPGA Verilog | 2007-12-26

Verilog_golden中文版

資源下載 xinlinx FPGA Verilog | 2007-12-26

Verilog HDL基礎知識4之阻塞賦值 & 非阻塞賦值

嵌入式系統(tǒng) FPGA verilog HDL 阻塞賦值非阻塞賦值 | 2024-02-20

Verilog 的一本好書The Verilog Golden Reference Guide

資源下載 xinlinx FPGA Verilog | 2007-12-26

Verilog HDL設計的要點

資源下載 altera Verilog HDL 設計進階 | 2007-12-12

Verilog HDL基礎知識8之綜合語句

嵌入式系統(tǒng) FPGA verilog HDL 綜合語句 | 2024-02-22

Verilog HDL簡介

hpnet | 2002-07-07

基于FPGA的圖像傳感器驅動設計

設計方案圖像傳感器 Verilog FPGA | 2015-03-22

Verilog基礎教程(6章)

視頻周立功單片機 Verilog HDL | 2013-01-16

Verilog基礎教程(3-4章)

視頻周立功單片機 Verilog HDL | 2013-01-16

[推薦]兩本Verilog的好書

zhiyuh | 2005-06-24

基于Verilog HDL數字電位器ADN2850的串口控制

設計方案基于 Verilog 數字電位器 ADN2850 串口控 | 2011-05-11

ispDesignEXPERT System 培訓教程

資源下載 ispDesignEXPERT System VHDL Verilog HDL Abel | 2007-02-09

Verilog HDL基礎知識3之抽象級別

嵌入式系統(tǒng) FPGA verilog HDL 抽象級別 | 2024-02-19

求助:verilog時鐘求助

yigao | 2004-11-12

Verilog基礎教程(1-2章)

視頻周立功單片機 Verilog HDL | 2013-01-16

Verilog HDL基礎知識9之代碼規(guī)范

嵌入式系統(tǒng) FPGA verilog HDL 代碼規(guī)范 | 2024-02-26

Verilog HDL基礎知識4之wire & reg

嵌入式系統(tǒng) FPGA verilog HDL wire reg | 2024-02-20

SATA接口驅動芯片MAX495

設計方案 SATA MAX 495 接口 | 2017-03-09

Verilog HDL簡介&基礎知識1

嵌入式系統(tǒng) FPGA verilog HDL EDA | 2024-01-29

ST-BUS總線接口模塊的Verilog HDL設計

設計方案 ST-BUS 總線接口模塊 Verilog 設計 | 2009-09-28

Verilog HDL基礎知識7之模塊例化

嵌入式系統(tǒng) FPGA verilog HDL 模塊例化 | 2024-02-21

Verilog基礎教程(5章)

視頻周立功單片機 Verilog HDL | 2013-01-16

焦點

推薦視頻

技術專區(qū)

關閉

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();