如何實(shí)現(xiàn)微控制器與FPGA的接口設(shè)計(jì)

　　因?yàn)樘幚砥鲗ｉT負(fù)責(zé)維持PIO工作，所以處理時(shí)間消耗很大。雖然CPU是從事數(shù)據(jù)傳輸，它還是不能做別的事了。因此，這一解決方案有可能使系統(tǒng)處理陷入癱瘓。DMA不可能使用的PIO接口，所以程序員必須限制的數(shù)據(jù)帶寬，以便其他任務(wù)能夠與MCU進(jìn)行通訊。例如，如果有一個(gè)常規(guī)的進(jìn)程要求100 ％的處理器運(yùn)行周期，同時(shí)又要與FPGA進(jìn)行串行（SPI，USART或TWI）通信（讀或?qū)懀敲催@兩個(gè)進(jìn)程必須有一個(gè)要等待。如果發(fā)送到或接受來自FPGA的數(shù)據(jù)沒有及時(shí)的存進(jìn)緩沖區(qū)，那么到下一個(gè)字節(jié)/字?jǐn)?shù)據(jù)時(shí)可能會(huì)溢出。從本質(zhì)上講，嵌入式處理器成為受??賴的數(shù)據(jù)移動(dòng)硬盤。

　　通過外部總線接口連接（EIB）

　　許多32位微控制器有一個(gè)外部總線接口（EBI）模塊，它是為外部設(shè)備和基于ARM設(shè)備的存儲(chǔ)控制器之間傳輸數(shù)據(jù)而設(shè)計(jì)的。這些外部存儲(chǔ)控制器能夠處理幾種類型的外部存儲(chǔ)器和外圍設(shè)備，如SRAM，PROM，EPROM，EEPROM，flash和SDRAM。只要FPGA可以處理預(yù)定義存儲(chǔ)器接口，EBI也可用于FPGA的接口。在EBI中使用靜態(tài)存儲(chǔ)器接口（SRAM）對(duì)于FPGA通信來說是最好的，因?yàn)樗?a class="contentlabel" href="http://www.ex-cimer.com/news/listbylabel/label/設(shè)計(jì)">設(shè)計(jì)簡單，且大多數(shù)設(shè)計(jì)者都熟悉它。至于PIO接口， FPGA不得不包含一個(gè)模塊，用來理解SRAM時(shí)間，并能產(chǎn)生一個(gè)響應(yīng)返回微控制器（圖4）。

圖4 EBI-SMC接口

　　圖5顯示了EBI讀SMC存儲(chǔ)器接口的標(biāo)準(zhǔn)時(shí)間，而圖6顯示了其標(biāo)準(zhǔn)寫周期。

圖5 EBI-SMC讀周期

圖6 EBI-SMC寫周期

　　注意：這些時(shí)間波形是默認(rèn)的SMC規(guī)格。所有可編程參數(shù)顯示都基于外部設(shè)備的速度。

　　EBI的接口速度比PIO塊，是因?yàn)镋BI有其自己的I / O，且大部分的信號(hào)是并行的。但是，如果外部設(shè)備很慢或引入等待狀態(tài)， EBI的速度優(yōu)勢可能會(huì)受到損害。

　　跟PIO接口一樣， EBI接口必須由處理器或其他的主AHB來驅(qū)動(dòng)。因此，實(shí)現(xiàn)帶寬的EBI的還依賴于軟件，并取決于它可以利用多少處理器時(shí)間。當(dāng)然，可能受到帶寬的限制。這又可能限制了嵌入式處理器旨在實(shí)現(xiàn)的其他系統(tǒng)功能。