八通道多協(xié)議串行通信控制器的功能驗證
加入技術交流群
集成電路設計過程中，驗證占據(jù)了設計工作量的70％。驗證的精確程度直接影響流片后邏輯功能的正確率，直接關系到芯片設計的成敗。另一方面，提高驗證工作的效率，將對縮短整個芯片的設計周期、減少產(chǎn)品上市時間具有非常重要的意義。
隨著集成電路進入數(shù)百萬門ASIC、可復用的知識產(chǎn)權和系統(tǒng)芯片的時代，對驗證環(huán)境的開發(fā)以及使用效率、模塊化、層次化、可配置性和可復用性提出了更高的要求。本文以一款八通道多協(xié)議的串行通信控制器芯片為載體，介紹了基于總線功能模型的功能驗證方法，該方法具有一定通用性。
1 芯片簡介、驗證計劃及驗證策略
1．1 芯片簡介
八通道串行通信控制器(以下稱通信控制器)用于實現(xiàn)高級鏈路控制協(xié)議的高速串行通信。該芯片支持同步協(xié)議、異步協(xié)議、HDLC／SDLC等協(xié)議，可以在Intel總線模式和Motorola總線模式下使用，是為電信業(yè)務特別優(yōu)化的串行通信控制器，廣泛用于時分復用通信應用系統(tǒng)，如時分分組交換網(wǎng)絡，局域網(wǎng)網(wǎng)關、網(wǎng)橋等。
該通信控制器的總體結構如圖1所示，按照功能原理，其硬件結構可分為兩個組成部分：總線接口和串行通道控制電路?？偩€接口包括16位數(shù)據(jù)總線(DO～D15)、9位地址總線(A0~A8)、控制輸入信號、終端請求輸出信號、直接內(nèi)存存取(direct memory access，DMA)接口信號以及地址鎖存允許(address latch enable，ALE)信號；串行通道控制電路包括8個相同的、獨立的全雙工串行接口(串行通道0～7)。每個通道又包括控制邏輯和接收發(fā)送FIFO?？刂七壿嬛饕遣ㄌ芈拾l(fā)生器(BRG)，數(shù)字鎖相環(huán)(DPLL)，時隙分配電路(TSA)，協(xié)議控制電路，定時器和編解碼電路等模塊。同時，該通信控制器具有一個28位的可配置輸入、輸出全局端口(PA0-7，PB0-7，PC0-7，PDO-3)。
1．2 驗證策略分析及驗證計劃制定
該芯片的驗證難點在于，通信控制器支持的協(xié)議多，功能復雜，各種劃分方式以及功能的排列組合數(shù)量非常多。具體而言，通信控制器有8個通道，每個通道有32個8位配置寄存器，平均每個配置寄存器約有10種配置值，寄存器配置排列組合的數(shù)量更是驚人。
針對上述難點，所采取的驗證策略是，芯片的功能驗證分類按數(shù)據(jù)傳送協(xié)議將驗證分為異步、同步、HDLC和并口四類，每一類按照總線接口又分為Intel總線和Motorola總線，再按照數(shù)據(jù)傳送類型分為中斷模式和DMA模式，基于該分類方法驗證通信控制器的各項可配置功能，如CRC檢驗、奇偶校驗、流量控制等。
在驗證層次上，由于組成通信控制器芯片的8個通道是獨立的、相同的，故采取先在子系統(tǒng)級驗證一個單通道的數(shù)據(jù)傳送，繼而再驗證全芯片8個通道的數(shù)據(jù)傳送的層次化驗證方法，而如果每一個層次都需要構造一個測試平臺，任務就非常復雜。本文采取在兩個層次采用統(tǒng)一的驗證環(huán)境的方法，從而降低了驗證的復雜度，大大提高驗證效率，縮短整個芯片的設計周期。開始驗證之前首先需要制定一個完整的驗證計劃。驗證計劃的制定要針對設計中可能出現(xiàn)的問題，并涵蓋設計要實現(xiàn)的所有功能。通信控制器需要驗證各種數(shù)據(jù)傳輸操作和一些其他功能。表1列出了該通信控制器的部分驗證計劃，完整的驗證計劃遠比表1龐大，限于篇幅在此不一一給出。
2 驗證方案
2．1 采用總線功能模型構造驗證平臺
總線功能模型(BFM)是近年在測試平臺中廣泛采用的一種能提高驗證重用效率的激勵生成方法?？偩€功能模型的作用是通過封裝低層總線的時序，向高層提供一個調用接口。總線功能模型的構建有狀態(tài)機和任務庫兩種方式。通信控制器的驗證采用了任務庫的方式來進行總線功能模型設計。采用模塊的封裝方式把內(nèi)部操作的細節(jié)封裝起來，通過“模塊名，任務名”的方式復用模塊，從而建立結構化的testbench?；诳偩€功能模型的驗證環(huán)境如圖2所示。
驗證環(huán)境的下層是BFM和通信控制器邏輯電路組成的物理層。在這一層，BFM與通信控制器的引腳連接，根據(jù)總線協(xié)議驅動總線信號，同時將這種驅動行為抽象成能夠被上層調用的任務(task)。上層是testcase組成的測試層，testcase根據(jù)所驗證的功能產(chǎn)生測試數(shù)據(jù)，通過調用下層提供的任務，將產(chǎn)生的測試數(shù)據(jù)激勵輸入到被測電路中并監(jiān)測數(shù)據(jù)處理結果?？梢钥闯觯珺FM通過對總線信號的時序進行抽象和封裝，使測試環(huán)境有了層次化的結構特點。這種層次化的特點能提高測試環(huán)境的開發(fā)效率和可重用性，從而滿足驗證通信控制器的如下要求。
首先，驗證環(huán)境層次化的結構保證了在各個層次的驗證模塊開發(fā)可以同時進行，提高開發(fā)效率。BFM將通信控制器測試環(huán)境的開發(fā)強度和復雜程度分散到了物理層和測試層兩個不同的抽象層。在物理層，BFM專注于實現(xiàn)Intel總線或者Motorola總線的各個時序操作；在測試層，testcase專注于針對通信控制器待驗證的功能來設計測試向量。上層的testease和下層的BFM在定義了任務接口后，物理層和測試層的測試模塊可以進行同時并行開發(fā)。其次，由于testease和BFM處于兩個不同層次，所以可以在各自的層次上實現(xiàn)復用。處于上層的testcase，可以在后仿真階段直接復用；而處于下層的BFM不僅可以復用在后仿真階段，在引腳接口信號通信協(xié)議相類似的項目開發(fā)中亦可重用。
評論