AM-OLED顯示驅(qū)動芯片中內(nèi)置SRAM的設計
加入技術(shù)交流群
仲裁器首先接受來自顯示控制模塊的SRAM讀操作請求，然后接收來自MCU的寫請求。這時，mcu_wr有一個上升沿，D觸發(fā)器將鎖存輸出高電平，并經(jīng)反相器反向輸送到與非門，與非門輸出低電平，使disp_r置“0”，以打斷顯示讀信號響應，直到仲裁器處理完sram_wr信號請求，再由時序產(chǎn)生電路反饋一個完成信號sram_done，并清零sram_wr的D觸發(fā)電路。由于顯示讀的D觸發(fā)器的輸出信號disp保持高電平，使與非門的輸出變高，disp_r重新置為“1”，同時重新處理打斷的disp_rd信號。
第二種時序沖突是仲裁器先收到外部MCU的讀請求信號，在還沒有結(jié)束處理這個請求信號時，顯示控制模塊的并行讀請求信號已送到仲裁器。這時請求信號disp_rd的一個上升沿使disp由低電平變?yōu)楦唠娖?，此時mcu_rd的D觸發(fā)器輸出保持為高電平，與非門不受disp信號的影響，一直輸出高電平。由于顯示讀請求信號被延遲，直到處理完MCU讀請求信號，清零信號開啟，使mcu_rd的D觸發(fā)器輸出低電平，這時，與非門輸出高電平，disp_r重新置為“1”，時序產(chǎn)生電路響應其請求。
3．2 時序產(chǎn)生電路
由仲裁器電路產(chǎn)生的總請求信號sram_access送到這里后，可用以產(chǎn)生SRAM時序控制信號。該模塊采用單穩(wěn)態(tài)時序電路結(jié)構(gòu)來實現(xiàn)其功能，其難點主要是解決預充信號Prech和字線選擇信號WL的產(chǎn)生問題。根據(jù)SRAM的存儲結(jié)構(gòu)可知，Prech只在讀操作才對位線充電，寫操作時不充電；由于字線選擇信號WL在讀操作和寫操作時的脈寬不一樣，故需要采用不同時延模塊，并根據(jù)不同操作，通過傳輸門來選擇輸出WL信號。
4 仿真結(jié)果
對基于0．18μm標準CMOS工藝庫設計的大小為320x240x18位的內(nèi)置SRAM結(jié)構(gòu)使用Hspice對其子模塊(320x60x18位)進行仿真，所得到的讀寫總電流波形如圖6所示。本文引用地址：http://www.ex-cimer.com/article/166194.htm
由圖6可見，改進結(jié)構(gòu)在寫操作時沒有大電流，而在讀操作時會有部分尖峰電流，這主要是由于平衡預充位線抬高了位線初始電壓，從而降低了預充PMOS管的導通電阻所致。
改進SRAM結(jié)構(gòu)的動態(tài)功耗為4．6mW。若用傳統(tǒng)SRAM結(jié)構(gòu)，對于相同大小的電路，其仿真得到的動態(tài)功耗為5．96mW。因此，相比傳統(tǒng)結(jié)構(gòu)，改進型結(jié)構(gòu)的動態(tài)功耗減小了22．8％。
5 結(jié)束語
本文對顯示驅(qū)動芯片中內(nèi)置SRAM電路進行了低功耗研究與設計。新方法采用位線劃分和字線劃分技術(shù)來設計SRAM整體結(jié)構(gòu)，從而降低了寄生電容。事實上，結(jié)合低功耗位線技術(shù)對傳統(tǒng)SRAM單元結(jié)構(gòu)進行改進，寫操作時停止對位線預充電，可以達到降低功耗目的。而引入仲裁算法可解決SRAM訪問的時序問題。根據(jù)SRAM讀寫操作要求設計的時序產(chǎn)生電路的仿真結(jié)果顯示，其動態(tài)功耗可以得到大幅降低。
目前，本電路已經(jīng)應用在一款AM_OLED顯示驅(qū)動芯片中，并已完成前期仿真。仿真結(jié)果可以達到預期指標要求，從而證明了該電路的可行
性。
評論