基于FPGA的8位并行輸入LED掃描控制芯片設計
加入技術交流群
設計中考慮到幀頻與LED屏體顯示效率的折中，采用λ=l，td=h/16，即存儲器讀出速率等于數(shù)據(jù)輸人速率，顯示基本時間單位為1/16倍行周期。灰度掃描通過對灰度數(shù)據(jù)按位分時顯示的方法實現(xiàn)，即計算機屏幕圖像以每像素24bit輸出(紅、綠、藍各8bit)時，通過給每種顏色sbit字節(jié)的不同位分配不同的顯示時間達到灰度顯示的目的。比如，最低位(第8位)對應1/16行顯示時間，第7位對應1/8行顯示時間，…，第2位對應4行顯示時間，最高位對應8行顯示時間。屏體數(shù)據(jù)更新時間以行周期為單位，最低位對應更新時間為1行時間，其中顯示1/l6行時間，其余15/16行時間里，由控制電路產生消隱信號進行消隱，其余位類同。
2、LED掃描控制芯片
通過數(shù)據(jù)比較之后，本論文采用了恒流源驅動方式[4]，設計了一款可以實現(xiàn)從白到黑的256級灰度顯示的控制單元。該顯示控制芯片具有與時鐘同步的8位并行輸入端口，內含16個8位的移位寄存器和16個8位的數(shù)據(jù)鎖存器，可以對8位并行數(shù)據(jù)進行移位并鎖存。圖2為該掃描和顯示控制芯片的電路圖。本文引用地址：http://www.ex-cimer.com/article/169517.htm
當電路開始工作時，8位并行數(shù)據(jù)在移位時鐘脈沖的作用下打入芯片的移位寄存器模塊中，其內部含有16個移位寄存器, 故移位16 次后,數(shù)據(jù)將從該芯片的DOUT0～DOUT7 輸出到下一芯片；同時將移位所得的16個8位數(shù)據(jù)輸入到鎖存器中鎖存。這時只要輸出控制信號為低，并給出同名行的行選通信號同時使輸出開放，各列即可開始輸出恒流，同時8位計數(shù)器開始對灰度級時鐘進行計數(shù)，當計數(shù)值與該列所存儲的灰度值相等時，該列的恒流輸出結束，從而實現(xiàn)相應LED的顯示時間控制，即占空比控制。若采用10個該顯示控制單元級聯(lián)驅動LED顯示屏，則一直并行移位160 次就可完成第一行數(shù)據(jù)的傳輸。
運用VerilogHDL編寫代碼并用Modelsim仿真軟件對該電路代碼進行編譯仿真，得出了如圖3、圖4所示得時序圖。 
通過時序圖我們可以看到在控制端：enable、rsel、bc_ena、latch等控制端的控制下，可以按照不同的需求來實現(xiàn)對不同灰度和亮度的實現(xiàn)。在灰度控制單元中，數(shù)據(jù)在經過了16個脈沖之后移位傳輸至輸出端輸出，并且實現(xiàn)了8列或者16列輸出的可調；在亮度控制單元中，通過調整enable、bc_ena、latch的值實現(xiàn)了輸出數(shù)據(jù)的可調，從而準確的實現(xiàn)了亮度的控制功能。
根據(jù)各部分同名行的全部傳輸時間等于該同名行的顯示時間, 可以得到行周期和點(列)周期的值,即行周期=幀周期/掃描方式的行數(shù),點周期=行周期/(每行點數(shù)×部分數(shù))。若幀頻為120Hz ,則幀周期為1/120s = 8.33ms，根據(jù)掃描方式為1/16可將80行分為5個16行,每行160 列,這樣,行周期即為520.6μs；點周期為650.75ns；點頻為1.54×106Hz。
四、結論
本文討論了LED大屏幕視頻控制器中的灰度掃描方法，本文提出了256灰度級掃描時的實現(xiàn)方案，作者的創(chuàng)新點在于并設計了一款從暗到亮的256級灰度顯示的LED顯示控制芯片，在本設計中幀頻可達120Hz ,行周期為520.6μs，點周期為650.75ns；點頻為1.54×106Hz。該芯片可以通過多塊級聯(lián)來驅動LED大屏幕，有著較好的應用前景。
評論