基于JTAG的星型掃描接口的設(shè)計(jì)及其仿真

串型等價(jià)掃描的設(shè)計(jì)流程如圖6所示。

串型等價(jià)掃描的關(guān)鍵是SSD操作，本文中，以單個(gè)TAP.7控制器和CLTAPC為例,對(duì)SSD指令的功能仿真驗(yàn)證，結(jié)果分別如圖7所示。

邊界掃描測(cè)試技術(shù)廣泛應(yīng)用于超大規(guī)模集成電路中，測(cè)試標(biāo)準(zhǔn)的發(fā)展為測(cè)試接口設(shè)計(jì)提出了更高的要求。IEEE 1149.7測(cè)試標(biāo)準(zhǔn)中規(guī)范的TAP.7接口具有傳統(tǒng)TAP.1接口所沒有的功能特性，因此對(duì)它的研究具有深遠(yuǎn)意義。本文中設(shè)計(jì)的支持星型掃描技術(shù)的接口是一種基于原有JTAG器件的TAP.1接口，在TAP.1接口上添加相應(yīng)的邏輯硬件層實(shí)現(xiàn)擴(kuò)展功能的升級(jí)接口，在目前基于TAP.1接口的系統(tǒng)級(jí)測(cè)試中有很好的應(yīng)用前景。本文中的接口設(shè)計(jì)方法具有良好的可擴(kuò)展特性，為以后進(jìn)一步功能升級(jí)奠定基礎(chǔ)，從而避免了重復(fù)開發(fā)所帶來的資源浪費(fèi),同時(shí)對(duì)IEEE 1149.7標(biāo)準(zhǔn)規(guī)范的系統(tǒng)器件的研究和設(shè)計(jì)具有很好的參考價(jià)值。