基于MSP430單片機的智能阻抗測量儀設計
2 系統(tǒng)硬件設計
測量儀的硬件由MCU模塊、FPGA數據處理模塊、A/D采樣模塊、單端轉差分模塊、測量接入模塊、函數發(fā)生器模塊、鍵盤模塊、液晶顯示模塊構成,硬件框圖如圖3所示。本文引用地址:http://www.ex-cimer.com/article/171157.htm
2.1 系統(tǒng)主控制MCU模塊
儀器的控制核心采用MSP430F4617單片機,該芯片有2個16位定時模塊單元,多路12位A/D采樣轉換模塊,12位D/A轉換模塊,多路時鐘系統(tǒng),存儲容量大,數量多的I/O口,在整個系統(tǒng)中是利用率比較高的器件。在系統(tǒng)測量過程中,首先用于分析測量數據,根據測量值與沒定參數比較,然后再反饋給控制測量模塊選擇合適R0達到最佳測量狀態(tài)。根據初步測量結果反饋控制函數發(fā)生器以及內部定時器選擇合適函數頻率,進行精確的測量,最終控制液晶顯示器將測量的元件的電學特性RLC值輸出顯示。
2.2 FPGA數字信號處理模塊
FPGA芯片采用XC3S200A芯片,系統(tǒng)中高速A/D采樣芯片工作頻率較高它的控制時鐘以及采樣時序主要由FPGA控制產生,同時利用FPGA處理數字信號速度快的特點對圖3兩路信號V0,Vx進行FFT運算分離出實部虛部信息,并將數據傳送給單片機。
2.3 A/D采樣模塊
為了減小圖3中2個模擬輸入信號V0,Vx的相位誤差,系統(tǒng)采用AD7862高速、低功耗、雙核12位模數轉換器(ADC)芯片進行采樣。該器件內置2個4μs逐次逼近型A/D轉換器、兩個采樣保持放大器、一個2.5 V內部基準電壓源和一個高速并行接口,它有4個模擬輸入組成2個通道A和B(分別用于采樣V0、Vx信號),每個通道的兩個輸入(VA1與VA2或VB1與VB2)可同時進行采樣和轉換,通過A0(FPGA控制)作為輸入選擇通道,采樣時序由FPGA提供。
2.4 單端轉差分電路
后級A/D采樣電路需要在差分輸入狀態(tài)下達到最佳采樣精度,所以需要將前級測量模塊產生的V0,Vx差分化預處理,這里采用全差動運算放大器THS4503進行轉換,THS4503具有非常卓越的線性度,輸出模式可調,電壓工作范圍寬(5V,5V,12V,15V)工作帶寬可達370MHz,轉換速度極快達到2 800 V/s。另外,還需要REF2330芯片為THS4503以及A/D采樣模塊提供基準電壓。
2.5 測量模塊
測量模塊是待測元件與標準R0分壓部分,主要包括減法電路求Vx、減法求V0電路以及標準電阻R0選擇電路,如圖4所示。由于圖2中的Vx不便直接測量,所以通過減法電路來求Vx。當圖4減法電路求得Vx的同時,也引入了新的環(huán)境變量,因此,使V0也通過相同的電路環(huán)境以減小系統(tǒng)誤差。可以分析得出,當圖1中Vx/V0為1:1時測量精度最高,所以需要調整R0與待測元件的分壓接近1:1來保證測量精度。標準電阻R0
由MSP430單片機控制的模擬開關CD4051進行軟件選擇。
2.6 函數發(fā)生器模塊
在圖1測量原理中,測量是工作在正弦信號的條件下,要保證測量的精度,測量頻率必須保證相當穩(wěn)定。所以,利用晶體振蕩器振蕩頻率穩(wěn)定性高的特點來獲得測量頻率將很好的保證我們測量的穩(wěn)定性。同時利用單片機定時器分頻晶振產生的頻率,可以獲得頻率穩(wěn)定性高的各種頻率。單片機的定時器輸出為方波信號,要獲得正弦信號,需要對方波信號進行濾波,將方波的中心頻率信號濾出并保證相當的信號強度,因此需要設計一款性能良好的濾波器。此外,設計的濾波器必須有較高的Q值以提高選頻特性。其電路原理如圖5所示。
評論