基于80C196的采樣與A/D處理

上圖中LM311是專用的電壓比較器，把其設(shè)置為過(guò)零比較。而VIN2則是通道2原始信號(hào)引出來(lái)的采樣線，其為正弦波，所以LM311輸出的為與原始信號(hào)頻率一致的脈沖方波，送至鎖相環(huán)4046的AIN引腳。鎖相環(huán)4046的AIN與BIN為輸入，AIN引入采樣進(jìn)來(lái)的信號(hào)，BIN引入反饋信號(hào)。如果比較兩路信號(hào)其頻率不一致，鎖相環(huán)4046在內(nèi)部產(chǎn)生一個(gè)AIN信號(hào)的分或倍頻信號(hào)（一種脈沖方波）由VCOUT即4腳輸出，如BIN的頻率大于AIN的頻率則倍頻反之則分頻，此過(guò)程一直到AIN與BIN兩路信號(hào)的頻率相等才會(huì)穩(wěn)定。鎖相環(huán)后的電路是VCOUT連到的倍數(shù)器4040輸入端A，4040的Q9腳引出信號(hào)作為反饋接至4046的BIN端。4040是倍頻芯片其Q9引腳的輸出信號(hào)是輸入A端信號(hào)的512之倍頻。由于4046的AIN與BIN引入頻率相同時(shí)內(nèi)部分倍頻才穩(wěn)定，因此VCOUT穩(wěn)定的輸出是AIN輸入的512分頻，這時(shí)鎖相環(huán)穩(wěn)定從VCOUT輸出采樣信號(hào)的512分頻的脈沖方波。為了觸發(fā)效果的需要，加一RS觸發(fā)器74HC123引出OUT觸發(fā)。OUT觸發(fā)便輸出至兩個(gè)通道的A/D轉(zhuǎn)換器AD976的R/C腳（SAMPLE），這樣可以保證兩個(gè)通道同時(shí)采樣。

1.2 A/D轉(zhuǎn)換

A/D轉(zhuǎn)換的硬件連接圖如圖3（只引出了通道1）。AD976是一種高速度、低電壓、16位的模數(shù)轉(zhuǎn)換器，其線性誤差很小，帶有8位并行輸出口。A/D轉(zhuǎn)換后的16位數(shù)字值分時(shí)兩次從并行口輸出，由外來(lái)BYTE腳引入高低電平分別對(duì)應(yīng)讀取16位數(shù)字信號(hào)的高8位和低8位。/BUSY引腳輸出的是轉(zhuǎn)換過(guò)程的狀態(tài)，低電平為轉(zhuǎn)換期間，高電平為轉(zhuǎn)換結(jié)束，本設(shè)計(jì)中把此信號(hào)作為80C196的高速輸入事件的輸入，由80C196識(shí)別可進(jìn)入其A/D轉(zhuǎn)換的響應(yīng)程序。其一次A/D的過(guò)程是：微控器識(shí)別A/D事件輸入后進(jìn)入響應(yīng)程序，響應(yīng)程序中微控器完成16位數(shù)據(jù)的讀取又回到下一次A/D事件的查詢狀態(tài)。在整個(gè)采樣A /D轉(zhuǎn)換過(guò)程中采樣周期為19μs左右，AD976轉(zhuǎn)換時(shí)間是5~10μs，每次轉(zhuǎn)換之前/BUSY產(chǎn)生一個(gè)事件廷遲時(shí)間為83ns，轉(zhuǎn)換結(jié)束/BUSY 產(chǎn)生一個(gè)事件延遲180~360ns，加起來(lái)采樣費(fèi)時(shí)不超過(guò)11μs，所以AD976的響應(yīng)這種高速采樣是沒(méi)有問(wèn)題的。轉(zhuǎn)換后的數(shù)字?jǐn)?shù)據(jù)通過(guò) 74HC541鎖存送至80C196的P3口，這就完成了信號(hào)由采樣到存儲(chǔ)、由模擬到數(shù)字的工作，通過(guò)對(duì)處理器的編程就可完成這個(gè)過(guò)程。