基于PC104總線的429接口板

　 3 CPLD內(nèi)部功能及實(shí)現(xiàn)

3.1 開(kāi)發(fā)流程描述
　　

本系統(tǒng)中的CPLD使用Altera公司的MAX7000S系列可編程邏輯器件中的EPM7128SQC100-6型號(hào)，從最初的電路設(shè)計(jì)思想到MAX+PLUSII的波形仿真，再到CPLD芯片編程結(jié)束要經(jīng)過(guò)的一般開(kāi)發(fā)流程如圖4所示。

3.2 CPLD中的模塊設(shè)計(jì)
　　

本設(shè)計(jì)中CPLD 的功能是實(shí)現(xiàn)ARINC429收發(fā)電路與接口板的接口總線PC104總線的數(shù)據(jù)通信。其功能模塊可以分為6部分，以下逐一介紹各模塊的功能及其實(shí)現(xiàn)的方法。
　　

(1)產(chǎn)生AR1NC429控制器HS3282所需的TTCLK時(shí)鐘信號(hào)模塊
　　

TTCLK即發(fā)射器時(shí)鐘信號(hào)，本設(shè)計(jì)中該信號(hào)有480 KHZ和1 MHZ兩種可選頻率，是由一個(gè)48 MHZ的晶振提供信號(hào)給CPLD，然后由CPLD編程產(chǎn)生480KHZ和1MHZ兩種信號(hào)以備選擇。該模塊用圖形編輯的方式實(shí)現(xiàn)。要產(chǎn)生3282所需要的480KHZ信號(hào)需要對(duì)輸入48MHZ信號(hào)進(jìn)行兩次10分頻，要產(chǎn)生1 MHZ信號(hào)需要對(duì)輸入信號(hào)進(jìn)行6分頻再8分頻。6分頻電路采用3個(gè)JK觸發(fā)器實(shí)現(xiàn)，8分頻電路采用74393實(shí)現(xiàn)，10分頻電路采用7490實(shí)現(xiàn)。
　　

(2)產(chǎn)生復(fù)位信號(hào)/MR和控制發(fā)射器使能信號(hào)ENTX的信號(hào)ENT模塊
/MR是對(duì)3282的主復(fù)位信號(hào)，/MR將直接送到HS3282，而ENT將送到另一模塊中，用于控制發(fā)射器使能信號(hào)ENTX的產(chǎn)生，ENTX=ENT*/TXR，其中TXR為發(fā)送緩沖區(qū)空標(biāo)志。該模塊也采用電路設(shè)計(jì)輸入方式。其電路主要由4個(gè)D型觸發(fā)器74LS74芯片來(lái)完成。輸入為總線驅(qū)動(dòng)器的前4個(gè)輸出，即D0～D3，時(shí)鐘脈沖為產(chǎn)生HS3282讀寫(xiě)信號(hào)模塊的一個(gè)輸出信號(hào)/WR3，輸出為兩個(gè)HS3282的復(fù)位信號(hào)/MR1和/MR2以及ENT1和ENT2。本模塊具體實(shí)現(xiàn)電路如圖5所示。