C64x+ DSP高速緩存一致性分析與維護

C64x+ 高速緩存一致性維護操作

出現(xiàn)CACHE一致性問題時，為了保證內核或者其它主機在進行數(shù)據操作的時候能夠得到最新的數(shù)據，需要進行CACHE的一致性維護操作。下面具體分析以上幾種情況在C64x+平臺上如何進行CACHE一致性問題處理：

硬件維護的CACHE一致性

在C64x+平臺上，硬件會對5)的情況自動進行數(shù)據一致性維護。分析需要分為讀寫兩類操作進行，圖 5和圖 6分別描述了內核對L2上的數(shù)據進行讀和寫的情況。

圖 5 內核讀L2數(shù)據的情況

圖 6 內核寫L2數(shù)據的情況

其它主機要對L2中的內容進行更新操作時，L2控制器會根據被更新數(shù)據的地址判斷相應的地址是否在L1D CACHE中，如果在L1D CACHE中，硬件會自動將更新的數(shù)據拷貝一份到L1D CACHE中。如果要讀取的數(shù)據不在L1D CACHE中，L1D控制器會自動從L2加載數(shù)據，內核也可以得到更新后的數(shù)據。過程如圖 5中的1和2所示，這樣就可以解決一致性的問題。

其它主機要對L2中的內容進行讀操作的時候，L2控制器會判斷要讀取的數(shù)據地址是否在L1D CACHE中，對于在L1D CACHE中的數(shù)據，硬件會自動從L1D CACHE中讀取最新的數(shù)據。對于不在L1D CACHE中的數(shù)據，說明L2中的數(shù)據已經是最新的數(shù)據，可以直接從L2中讀取。通過這樣的處理，可以保證其它主機讀到內核更新后的數(shù)據，從而可以解決一致性的問題。過程如圖 6中的1和2所示。

軟件維護的CACHE一致性

在C64x+平臺上，2)、3) 和6)的情況需要軟件進行的一致性維護操作以保證內核或者其它主機可以得到最新的數(shù)據。

C64x+ 軟件一致性維護實現(xiàn)

C64x+平臺上由軟件控制的一致性維護操作包含三種：CACHE數(shù)據失效、CACHE數(shù)據回寫和CACHE數(shù)據回寫并失效。啟動維護操作需要配置相應的基地址和計數(shù)寄存器，當計數(shù)寄存器中的值變?yōu)?時表示操作完成。TI提供的芯片支持庫中也提供了相應的API來完成相應的功能。各種操作涉及的各級CACHE的一致性操作控制寄存器列在表2中。

表 2 C64x+ CACHE一致性維護寄存器