基于單片機(jī)的FPGA并行配置方法
英飛凌汽車電子生態(tài)圈
PGA器件的配置方式和配置文件
1．1 FPGA器件的配置方式
ALTERA公司生產(chǎn)的具有ICR功能的FPGA器件有FLEX6000、FLEX10K、APEX和ACEX等系列。它們的配置方式可分為PS（被動串行）、PPS（被動并行同步）、PPA（被動并行異步）、PSA（被動串行異步）和JTAG（Joint Test Action Group）等五種方式。這五種方式都適用于單片機(jī)配置。PS方式因電路簡單，對配置時鐘的要求相對較低而被廣泛應(yīng)用。相比而方，采用PPA配置的方案卻很少見到。但由于PPA配置模式為并行配置，其配置速度快，且配置時鐘由FPGA內(nèi)部產(chǎn)生（而PS等配置模式需要外加配置時鐘），故其更有利于在線實(shí)現(xiàn)。本文的配置方案便是采用PPA配置方式實(shí)現(xiàn)的。
1．2 FPGA器件的配置文件
ALTERA的MAX+PLUS II開發(fā)工具可以生成多種配置或編譯文件，用于不同配置方法的配置系統(tǒng)。對于不同的目標(biāo)器件，配置數(shù)據(jù)的大小不同，配置文件的大小一般由.tbf文件（即二進(jìn)制文件）決定。本實(shí)例中，EPF10K10的配置文件.rbf的大小為15k。該文件包括所有的配置數(shù)據(jù)，一個字節(jié)的.rbf文件有8位配置數(shù)據(jù)。由于Altera提供的軟件工具不自動生成.rbf文件，故文件需按照下面的步驟生成：①在MAX+PLUS II編譯狀態(tài)下，選擇文件菜單中的變換SRAM目標(biāo)文件命令；②在變換SRAM目標(biāo)文件對話框，指定要轉(zhuǎn)換的文件并且選擇輸出文件格式為.rbf(Sequential)，之后予以確定。
2 硬件電路設(shè)計(jì)
AT89C52對EPF10K10并行配置的硬件電路示意圖如圖1所示。經(jīng)MAX+PLUS II編譯生成配置文件（.sof），通過格式轉(zhuǎn)換成為（.rbf）文件并存儲在圖中所示的存儲器中。當(dāng)使用PPA配置方式時，需要將MSEL1和MSEL0置為高電平。為了不使DCLK出現(xiàn)不確定信號，必須將其經(jīng)過1kΩ電阻上拉到Vcc。在采用PPA配置方式時，nCS和CS兩個片選信號只需用一個。因此，如果采用其中一個作為片選信號，另一個必須直接置為有效位；如果選用CS作為片選信號控制配置，nCS必須接地；如果選用nCS作為片選信號控制配置，CS必須接高電平。本實(shí)例中采用后者。NRS為讀選通輸入信號，它為低輸入時，F(xiàn)LEX10K將RDYnBSY信號置于DATA7引腳。當(dāng)nRS不用時，必須將其置為高。nCE為FLEX10K器件的使能輸入，nCE為低時使能配置過程。當(dāng)器件是單片配置時，nCE必須始終為低。由于本實(shí)例為單片配置，故將nCE直接接地。然后將EPF10K10的nCONFIG、CONF_DONE、nSTATUS、RDYnBSY分別接到AT89C52的P17、P14、P13引腳上。DATA[7..0]接到AT89C52的P07～P00。NWs為寫選通輸入，由低到高跳變時鎖存DATA[7..0]引腳上的字節(jié)數(shù)據(jù)。要注意的是，nSTATUS引腳和CONF_DONE引腳是雙向漏極開路輸出，在作輸出使用時，應(yīng)用經(jīng)過1.0kΩ的電阻上拉到Vcc。
3 軟件設(shè)計(jì)
3．1 配置原理
PPA配置方式的下載時序如圖2所示。由圖可以看出PPA模式的工作
（1）啟動配置
在nCONFIG引腳上產(chǎn)生一個低脈沖，等待nSTATUS回應(yīng)一個低脈沖以及CONF_DONE變低。在nCONFIG跳高后4μs，內(nèi)nSTATUS也跳高，表示FPGA可以配置了。
（2）配置過程
在對FPGA進(jìn)行配置時，單片機(jī)將8位的配置數(shù)據(jù)放在FPGA器件的數(shù)據(jù)端，并且給nWS一個負(fù)脈沖，在nWS的上升沿，F(xiàn)PGA器件將該字節(jié)配置數(shù)據(jù)鎖存；然后FPGA器件驅(qū)動RDYnBSY為低，表示它正在處理該字節(jié)信息，配置過程可以通過nCS和CS引腳暫停。當(dāng)RDYnBSY為低電平時，F(xiàn)LEX10K器件利用其內(nèi)部振蕩器（其頻率一般為10MHz）在其內(nèi)部將每一個字節(jié)的配置數(shù)據(jù)串行化。當(dāng)FLEX10K器件準(zhǔn)備接收下一個配置數(shù)據(jù)時，就使RDnBSY變高。單片機(jī)檢測該高電平信號后，送出下一個字節(jié)的數(shù)據(jù)。這一過程一直持續(xù)到全部數(shù)據(jù)配置完成。在配置過程中，系統(tǒng)需要進(jìn)行實(shí)時監(jiān)測，一旦出
現(xiàn)錯誤，nSATUS將被拉低，系統(tǒng)必須能識別出這個信號，并重新啟動配置過程。（3）結(jié)束配置
配置數(shù)據(jù)全部正確寫入芯片內(nèi)部后，器件釋放CONF_DONE，由外部將其拉高。如果單片機(jī)檢測到這個信號，則表明配置成功；否則，要對其重新配置。
3．2 配置軟設(shè)計(jì)
單片機(jī)實(shí)現(xiàn)配置過程的控制程序流程圖如圖3所示。
匯編程程序設(shè)計(jì)如下：
nCONFIG EQU P1.7
nSTATUS EQU P1.5
RDYnBSY EQU P1.3
CONF_DONE EQU P1.4
ORG 0000H
LJMP MAIN
ORG 0030H
；對數(shù)據(jù)長度相關(guān)進(jìn)行初始化，其中所要配置的數(shù)據(jù)長度放在地址為0000H和0001H中
；0000H放數(shù)據(jù)長度的低位，0001H放數(shù)據(jù)長度的高位
；從0002開始放置的是所要配置的數(shù)據(jù)
MAIN：MOV DPTR，#0000H
MOVX A，@DPTR
MOV R3,A; R3放配置數(shù)據(jù)個數(shù)的低位
MOV DPTR，#0001H
MOVX A，@DPTR
MOV R4,A; R4放配置數(shù)據(jù)個數(shù)的高位
MOV R5，#00H ；放配置數(shù)據(jù)個數(shù)的低位
MOV R6，#00H ；放配置數(shù)據(jù)個數(shù)的高位
；以下是將數(shù)據(jù)進(jìn)行配置的子程序
COFIG：MOV DPTR，#0002H
CLR P1.7
ACALL DELAY4 ；延時約為15μs
JB nSTATUS,COFIG ;檢測FPGA是否響應(yīng)置低位
SETB nCONFIG ;FPGA響應(yīng)置低位后，將nCONFIG置高位
STA_JUDGE:JB nSTATUS,COFIG_BEG；等待FPGA是否響應(yīng)置高位，然后準(zhǔn)備進(jìn)行配置
LJMP STA_JUDGE
COFIG_BEG:ACALL DELAY2
LJMP SEND_DATA
READY_DATA
SEND_DATA:MOVX A,@DPTR ；讀取數(shù)據(jù)
PUSH DPH
PUSH DPL
MOV DPTR，#7000H ；讀入FPGA地址
JNB P1.3,$ ；判斷RDYnBSY的狀態(tài)
MOVX @DPTR，A ；配置數(shù)據(jù)
POP DPL
POP DPH
INC DPTR
；以下實(shí)現(xiàn)配置個的判斷
CLR C；
MOV A，#01H
ADD A，R5
MOV R5，A
MOV A，#00H
ADDC A，R6
MOV R6，A
MOV A，R5
CJNE A，03H，RESESH_COFIG
MOV A,R6
CJNE A,04H,RESESH_COFIG
CON_REFRESH:ACALL DELAY2 ;延時5μs，JB P1.4，END1 ；判斷CONF_DONE的狀態(tài)，看是否配置成功
LJMP COFIG
PESESH_COFIG:LJMPREADY_DATA1
延時子程序，延時約為5μs
DELAY2：NOP
NOP
NOP
NOP
NOP
RET
；延時子程序，延時約為15μs
DELAY4：MOV R1，#08H
DJNZ R1，$
RET END1：END
本文討論的基于單片機(jī)的FPGA并行配置方法具有線路結(jié)構(gòu)簡單、開發(fā)容易、成本低的特點(diǎn)。與常用的串行配置方法相比，該配置方法更具有配置時間短、準(zhǔn)確率高、易于實(shí)現(xiàn)等優(yōu)點(diǎn)。雖然該配置控制電路是為配置altera公司FLEX10k系列的FPGA器件而設(shè)計(jì)的，但稍加修改也適用于其它系列的FPGA器件，故其有一定的通用性。
評論