DSP在磁存儲(chǔ)設(shè)備抗沖擊技術(shù)中的應(yīng)用

摘要：磁存儲(chǔ)設(shè)備是應(yīng)用廣泛的信息存儲(chǔ)器件，研究其抗振動(dòng)、抗沖擊的控制技術(shù)對(duì)于在惡劣環(huán)境下工作的硬盤(pán)和便攜式計(jì)算機(jī)具有重要意義。本文在采用外加固主動(dòng)控制方案的基礎(chǔ)上，提出數(shù)字主動(dòng)控制系統(tǒng)的設(shè)計(jì)思路，并且詳細(xì)闡述以DSP為核心的數(shù)字控制系統(tǒng)的軟、硬件設(shè)計(jì)方案。

關(guān)鍵詞：微型盤(pán) 主動(dòng)控制系統(tǒng) 數(shù)字信號(hào)處理器

1 引言

磁存儲(chǔ)設(shè)備（本文主要指微型硬磁盤(pán)）是應(yīng)用廣泛的信息存儲(chǔ)器件。在數(shù)據(jù)存儲(chǔ)業(yè)中，磁盤(pán)驅(qū)動(dòng)器生產(chǎn)商多采用增加磁道密度（每英寸的磁道數(shù)）和磁盤(pán)轉(zhuǎn)速（每分鐘轉(zhuǎn)數(shù)）來(lái)擴(kuò)大計(jì)算機(jī)硬盤(pán)驅(qū)動(dòng)器的容量。而隨著磁道密度的增加，二個(gè)相鄰磁道間的距離變小了，因此，所允許的讀/寫(xiě)頭和磁道的偏離誤差，即磁盤(pán)驅(qū)動(dòng)器業(yè)內(nèi)人士所說(shuō)的誤定位也相應(yīng)降低了，這樣硬盤(pán)很容易受到傷害。上述工作原理決定了實(shí)際應(yīng)用中必須使用抗惡劣環(huán)境的加固技術(shù)來(lái)提高存儲(chǔ)設(shè)備的抗振動(dòng)和抗沖擊性，而且應(yīng)主要針對(duì)機(jī)械物理環(huán)境和氣候環(huán)境實(shí)施加固。筆者采用外加固主動(dòng)控制理論與技術(shù)，將電磁主動(dòng)控制技術(shù)用于計(jì)算機(jī)外部設(shè)備（微型盤(pán)）的振動(dòng)沖擊外加固，并且構(gòu)建了以DSP為硬件平臺(tái)的數(shù)字主動(dòng)控制系統(tǒng)。

2 主動(dòng)沖擊振動(dòng)控制技術(shù)

提高磁盤(pán)存儲(chǔ)設(shè)備的抗沖擊、抗振動(dòng)性能始終是國(guó)內(nèi)外十分重視的研究課題。上世紀(jì)90年代中期多采用被動(dòng)控制技術(shù)來(lái)解決這一難題，如鋼絲繩減振器、油膜減振器、金屬絲網(wǎng)減振器、復(fù)剛度雙橡膠減振器及二級(jí)減振技術(shù)等。我國(guó)從20世紀(jì)90年代中期開(kāi)始重視磁存儲(chǔ)設(shè)備的抗沖擊、抗振動(dòng)研究，并對(duì)被動(dòng)外加固理論與技術(shù)進(jìn)行了深入研究，已獲得一些較好的可實(shí)施性成果。隨著對(duì)強(qiáng)沖擊、較低頻抗振要求的提高，研究主動(dòng)控制理論及研制相應(yīng)的主動(dòng)控制裝置成為發(fā)展趨勢(shì)和發(fā)展水平的標(biāo)志。通常民用硬盤(pán)的頭盤(pán)系統(tǒng)所能承受的外界沖擊加速度小于3.975g，當(dāng)用于60g(持續(xù)時(shí)間6～9ms)沖擊和5g(振動(dòng)頻率為50～1000Hz)振動(dòng)的惡劣環(huán)境下時(shí)，必須使用加固技術(shù)構(gòu)建加固型硬盤(pán)。

2．1 頭盤(pán)系統(tǒng)的沖擊特性

微型硬盤(pán)驅(qū)動(dòng)器通常是電子系統(tǒng)抗沖擊振動(dòng)的薄弱環(huán)節(jié)之一，它的頭盤(pán)系統(tǒng)由彈性取數(shù)臂、浮動(dòng)質(zhì)量塊（磁頭）、盤(pán)片、氣膜剛度和驅(qū)動(dòng)控制系統(tǒng)組成，其簡(jiǎn)化模型如圖1所示。一般而言，頭盤(pán)系統(tǒng)主要有如下工作特點(diǎn)：

（1）由盤(pán)片轉(zhuǎn)換V使質(zhì)量塊與盤(pán)而間形成浮動(dòng)氣膜間隙δ，在工作狀態(tài)時(shí)由取數(shù)臂剛度和氣膜剛度提供質(zhì)量塊的懸浮力。

（2）氣膜間隙δ對(duì)讀寫(xiě)工作性能影響極大取數(shù)臂剛度k及質(zhì)量塊流線外形對(duì)限制δ的大小有重要作用。若由控制系統(tǒng)信號(hào)驅(qū)動(dòng)電機(jī)使磁頭沿盤(pán)面運(yùn)動(dòng)尋道，則其運(yùn)動(dòng)響應(yīng)快速性會(huì)比較好。

2．2 主動(dòng)控制系統(tǒng)

系統(tǒng)可能要承受來(lái)自各個(gè)方向的振動(dòng)和沖擊，對(duì)于頭盤(pán)系統(tǒng)而言，主要是垂直于盤(pán)面方向的振動(dòng)沖擊，主要是垂直于盤(pán)面方向的振動(dòng)沖擊，故可將系統(tǒng)看作單自由度系統(tǒng)，其系統(tǒng)組成如圖2所示。圖中，傳感器、控制器、功率放大器構(gòu)成系統(tǒng)的電路部分，執(zhí)行裝置、彈簧、阻尼和質(zhì)量塊構(gòu)成系統(tǒng)的機(jī)械部分。

微型硬盤(pán)是本系統(tǒng)的受控對(duì)象。加速度傳感器、前置放大器等構(gòu)成系統(tǒng)的測(cè)量模塊；控制器按基礎(chǔ)傳感信號(hào)和控制策略發(fā)出控制信號(hào)；電磁執(zhí)行裝置為作動(dòng)器；功率放大器將控制信號(hào)放大并提供控制的能源，以驅(qū)動(dòng)作動(dòng)器產(chǎn)生執(zhí)行動(dòng)作。該控制系統(tǒng)的工作原理是先由基礎(chǔ)加速度傳感器拾取基礎(chǔ)振動(dòng)沖擊加速度信號(hào)，經(jīng)前置放大器后信號(hào)送入控制器，然后在控制器中完成對(duì)信號(hào)的一次積分（轉(zhuǎn)換為速度信號(hào)）和二次積分（轉(zhuǎn)換為位移信號(hào)）運(yùn)算，并將二次積分結(jié)果做求和運(yùn)算，之后控制信號(hào)輸入功率放大器，最后將功率放大器輸出信號(hào)以控制電壓的形式加在執(zhí)行機(jī)構(gòu)上，這樣執(zhí)行機(jī)構(gòu)便會(huì)產(chǎn)生相應(yīng)的作動(dòng)力，從而抵消來(lái)自基礎(chǔ)的振動(dòng)和沖擊。

3 數(shù)字控制系統(tǒng)的硬件設(shè)計(jì)

從1982年TI（美國(guó)德州儀器公司）推出通用可編程DSP以來(lái)，DSP技術(shù)取得了迅猛的發(fā)展。目前DSP市場(chǎng)主要由TI、ADI、ATT和Motorola公司占據(jù)。本文綜合實(shí)際要求，采用一款由TI公司生產(chǎn)的TMS320F243型16位定點(diǎn)DSP。它集成了A/D、PWM調(diào)制等幾種先進(jìn)外設(shè)，特別適用于對(duì)電機(jī)的數(shù)字化控制。

3．1 控制系統(tǒng)的基本原理

數(shù)字信號(hào)處理器（簡(jiǎn)稱DSP）具有實(shí)時(shí)信號(hào)處理能力和強(qiáng)大的運(yùn)算功能。為此筆者構(gòu)建了以DSP為核心的數(shù)字控制系統(tǒng)。它首先通過(guò)A/D轉(zhuǎn)換器完成對(duì)電荷放大信號(hào)及一次、二次積分系統(tǒng)數(shù)的采樣，再由DSP按照一定的控制算法對(duì)采樣到的信號(hào)進(jìn)行 運(yùn)算，最后將結(jié)果經(jīng)D/A轉(zhuǎn)換器送入功率放大器后輸出。由于DSP內(nèi)集成了10位A/D轉(zhuǎn)換器，所以可直接將模擬信號(hào)與DSP相接，圖3是整個(gè)數(shù)字控制系統(tǒng)的結(jié)構(gòu)框圖。

3．2 DAC接口與外部存儲(chǔ)器擴(kuò)展

系統(tǒng)中的D/A器件選用了URR-BROWN公司的DAC7611。由于DSP內(nèi)部10位ADC的電壓輸入范圍為0～5V，輸入信號(hào)經(jīng)ADC轉(zhuǎn)換后用數(shù)值0～1023（10進(jìn)制數(shù)）分別對(duì)于0～5V的電壓信號(hào)。所以DSP的輸入信號(hào)已不是正負(fù)對(duì)稱信號(hào)。加之DAC7611的輸出范圍為0～4.095V，而系統(tǒng)后級(jí)中功率放大器的輸入應(yīng)是零均值的，所以需要對(duì)DAC輸出信號(hào)利用運(yùn)算放大器進(jìn)行電平變換。另外，DAC7611對(duì)于時(shí)鐘信號(hào)的要求非常嚴(yán)格，要求時(shí)鐘信號(hào)的上升沿發(fā)生在每一位數(shù)據(jù)的傳送過(guò)程中。而TMS320F243的SPI（串行外設(shè)接口）是一個(gè)高速、同步串行I/O口，它可以設(shè)置每次產(chǎn)生的串行數(shù)據(jù)流的位數(shù)（1～16位），并且位傳輸速度也可以編程控制。SPI的時(shí)鐘輸出信號(hào)線SPICLK能夠提供4種類型的時(shí)鐘信號(hào)。其中有一種帶延時(shí)的上升沿時(shí)鐘，可使SPI在上升沿之前的半個(gè)周期內(nèi)發(fā)送數(shù)據(jù)，或在SPICLK信號(hào)上升沿后接收數(shù)據(jù)，這恰好符合DAC7611對(duì)時(shí)鐘信號(hào)的要求。另外，由于DSP的片內(nèi)資源有限，因此設(shè)計(jì)中在片外擴(kuò)展了用于存放數(shù)據(jù)的CY71021型RAM，其讀寫(xiě)時(shí)間為12ns，與DSP的速度匹配，并且該RAM不工作時(shí)會(huì)自動(dòng)采用低功耗工作方式。在利用DSP的串行外設(shè)接口向DMA傳送數(shù)據(jù)時(shí)，系統(tǒng)還采用光耦器件對(duì)數(shù)/模電路進(jìn)行隔離。外圍接口電路如圖4所示。

由于系統(tǒng)加電后，程序首先是從片內(nèi)的FLASHROM開(kāi)始執(zhí)行的，所以一定要把引腳MP/MC接成微處理器方式。

4 數(shù)字控制系統(tǒng)的軟件設(shè)計(jì)

4．1 控制算法

經(jīng)過(guò)深入研究和大量的分析、計(jì)算，得出該系統(tǒng)的機(jī)電動(dòng)力學(xué)模型：

系統(tǒng)的傳感檢測(cè)方程：

其中，u為基礎(chǔ)振動(dòng)加速度，C1和K1分別為與基礎(chǔ)振動(dòng)相關(guān)的二次積分和一次積分系數(shù)。

設(shè)u為u的電荷放大信號(hào)，根據(jù)控制要求，該系統(tǒng)主要利用DSP完成以下運(yùn)算：

采用均值補(bǔ)償法對(duì)積分結(jié)果進(jìn)行修正，從而實(shí)現(xiàn)數(shù)字系統(tǒng)的控制。將上式離散化則生成

顯然，這需要二次積分運(yùn)算，其運(yùn)算過(guò)程如下：

其中，m1(n)和m2(n)分別是一、二次積分運(yùn)算的均值。

4．2 系統(tǒng)軟件設(shè)計(jì)與實(shí)現(xiàn)

系統(tǒng)頭文件（擴(kuò)展名為.h）的主要功能是將DSP內(nèi)部的各個(gè)特殊功能寄存器的名稱與其默認(rèn)地址相對(duì)應(yīng)。這樣，在匯編語(yǔ)言的執(zhí)行過(guò)程中，DSP指令便會(huì)直接按寄存器名稱去訪問(wèn)頭文件中規(guī)定的地址。命令文件（擴(kuò)展名為.cmd）實(shí)際上是DSP的資源配置文件，在PAGE0頁(yè)（程序空間）它定義了各程序模塊的起始地址和空間長(zhǎng)度、片內(nèi)外各程序段和中斷矢量表的定義等；在PAGE1頁(yè)（數(shù)據(jù)空間）它定義了各數(shù)據(jù)模塊的起始地址和空間長(zhǎng)度、各種參數(shù)和片內(nèi)外數(shù)據(jù)區(qū)的定義等。此外，應(yīng)注意遵守DSP實(shí)際存儲(chǔ)器及存儲(chǔ)空間的約定。

由于該系統(tǒng)主要通過(guò)DS賓ADC模塊和SPI模塊與其外圍器件通信，所以在軟件設(shè)計(jì)中需要對(duì)它們的工作模式進(jìn)行配置。對(duì)于片內(nèi)ADC，首先應(yīng)該確定ADC的啟動(dòng)模式，然后使ADC，首先應(yīng)該確定ADC的啟動(dòng)模式，然后使ADC達(dá)到10kHz的采樣率。為了保證準(zhǔn)確的采樣率，通過(guò)DSP內(nèi)部計(jì)數(shù)器計(jì)數(shù)產(chǎn)生中斷作為ADC的啟動(dòng)方式。由于TMS320F243的機(jī)器指令周期為50ns，所以在二次采樣時(shí)間間隔內(nèi)至多可以運(yùn)行約2000個(gè)指令周期，否則就不能完成實(shí)時(shí)運(yùn)算。對(duì)于SPI模塊，首先設(shè)不定期其通信方式為主模式，使數(shù)據(jù)按時(shí)序從SPISIMO引腳移出，然后設(shè)定每次傳輸串行數(shù)據(jù)的位數(shù)、時(shí)鐘信號(hào)方式、傳輸速率等。另外，由于DSP的片外DAC的12位，而DSP的數(shù)據(jù)總線為16位，所以必須將最后的運(yùn)算結(jié)果進(jìn)行相應(yīng)調(diào)整后再由SPI送出。另外，由于DSP用內(nèi)部的ADC由數(shù)值0～1023（10進(jìn)制數(shù)）分別對(duì)應(yīng)0～5V的輸入電壓信號(hào)，所以應(yīng)用值511來(lái)表示零均值點(diǎn)，這一點(diǎn)在均值補(bǔ)償時(shí)要特別注意。系統(tǒng)程序流程如圖5所示。

5 結(jié)論

筆者采用均值補(bǔ)償算法進(jìn)行了匯編程序的編寫(xiě)和調(diào)試，并對(duì)DSP的SPI、A/D、PWM端口及與片外RAM間的通信分別進(jìn)行了測(cè)試，在確認(rèn)硬件電路沒(méi)有問(wèn)題的情況下將調(diào)度過(guò)的程序加載到DSP內(nèi)進(jìn)行了實(shí)際硬件實(shí)驗(yàn)。實(shí)驗(yàn)表明，以DSP為核心的數(shù)字控制系統(tǒng)可以實(shí)現(xiàn)實(shí)時(shí)控制，不但低頻段的相位誤差非常小，同時(shí)可以兼顧到較高頻段，適用范圍大?？傊摽刂葡到y(tǒng)的穩(wěn)定性好，精度高，易于實(shí)現(xiàn)復(fù)雜模型的控制。