一種低電壓大電流的線性的設(shè)計(jì)和實(shí)現(xiàn)

如果采用該轉(zhuǎn)換方式，僅僅用一顆LM358、兩顆MOSFET以及一些大容值輸出電容就可實(shí)現(xiàn)兩個(gè)獨(dú)立電源轉(zhuǎn)換，元件的數(shù)量減少一半，可以很好地解決擺放空間不夠的問(wèn)題，其整體的PCB占用面積只有8平方厘米，只相當(dāng)于采用PWM方式所占用面積的一半。

電路仿真

電路仿真，顧名思義就是設(shè)計(jì)好的電路圖通過(guò)仿真軟件進(jìn)行實(shí)時(shí)模擬，模擬出實(shí)際功能，然后通過(guò)其分析改進(jìn)，從而實(shí)現(xiàn)電路的優(yōu)化設(shè)計(jì)。是EDA(電子設(shè)計(jì)自動(dòng)化)的一部分。現(xiàn)在比較常用的電路仿真軟件有：Multisim 系列，Cadence等。它們利用仿真產(chǎn)生的數(shù)據(jù)執(zhí)行分析，分析范圍很廣，從基本的到極端的到不常見(jiàn)的都有，并可以將一個(gè)分析作為另一個(gè)分析的一部分的自動(dòng)執(zhí)行。集成LabVIEW和Signalexpress快速進(jìn)行原型開(kāi)發(fā)和測(cè)試設(shè)計(jì)，具有符合行業(yè)標(biāo)準(zhǔn)的交互式測(cè)量和分析功能。

首先將通過(guò)PSPICE建立模型來(lái)仿真電路，避免一些不必要的設(shè)計(jì)錯(cuò)誤。在這里仿真6A/1.2V的輸出工作情況。如前所述，在該電路中轉(zhuǎn)換電流源1.8V 會(huì)和DDRII消耗的電源共用。設(shè)計(jì)中1.8V通過(guò)兩相PWM輸出，其切換頻率為200kHz,建立的電源模型：1.8+0.2sin(t×2π× 1000k)(DDRII電源規(guī)范的范圍為1.7~1.8v)。選擇MOSFET圖3:仿真模型電路示意圖(負(fù)載模型未給出)。 FDS6690A,可以從互聯(lián)網(wǎng)得到其PSPICE模型，芯片組和CPU不提供PSPICE模型，根據(jù)電流變化參數(shù)，建立簡(jiǎn)單負(fù)載模型，其阻抗在最大阻抗和最小阻抗中高速變化以模擬最壞的緩沖器切換情況。系統(tǒng)要求最大的電流為6A,此時(shí)近似的最小負(fù)載阻值為1.2/6=0.2Ω?？紤]到參考電壓通過(guò)系統(tǒng) 3.3V分壓得到，建立參考電壓的模型：1.2+0.12sin(t×2π×5000k)。對(duì)于輸出端的電容補(bǔ)償，使用共計(jì)1000uF容值電容，其等效串聯(lián)電感ESL為10nH,等效串聯(lián)電阻ESR為30mΩ。建立圖3中的仿真模型(圖中負(fù)載模型沒(méi)有給出)。

通過(guò)仿真，可以得出輸入輸出電壓以及MOSFET上功耗的波形和負(fù)載上電流波形。

從以上的仿真結(jié)果可以看出輸出電壓變化范圍為1.15V~1.25V，MOSFET上功耗變化范圍為0.4W~4.75W。平均功耗已經(jīng)超過(guò)了2W，該 MOSFET最小熱阻為45℃/W。如此大功耗產(chǎn)生的熱將不能夠有效散發(fā)，熱的積累將可能把MOSFET燒毀。通過(guò)分析，決定在MOSFET漏端串接大功率小阻值電阻，讓一部分功耗消耗在電阻上，見(jiàn)圖4。圖4：在MOSFET漏端增加大功率小阻值電阻解決散熱問(wèn)題。

同樣做相應(yīng)的電壓輸出、MOSFET和電阻上的功耗仿真。仿真的結(jié)果是輸出的電壓紋波將增大，造成增大的原因?yàn)槁┒穗娮璧募尤胂喈?dāng)于增加了電源的內(nèi)阻。盡管如此，輸出電壓值仍然在1.15V~1.25V內(nèi)變化。此時(shí)可以看到MOSFET上的功耗已經(jīng)顯著減小，平均功耗小于1.5W,此時(shí)電阻上的功耗也為 1.5W左右。MOSFET的工作溫度將小于90℃，這樣就很好地解決了PCB占用面積和MOSFET發(fā)熱問(wèn)題。

通過(guò)對(duì)上面這種方式的仿真分析，可以得出該方式的優(yōu)點(diǎn)為元件少、電路更加簡(jiǎn)單、輸出穩(wěn)定，但是該電路工作在線性工作區(qū)，功率器件上的發(fā)熱量會(huì)比較大，而且其發(fā)熱是連續(xù)的而非PWM方式的間歇發(fā)熱，因此解決散熱問(wèn)題成了該方式的最主要問(wèn)題。簡(jiǎn)單的PSPICE模型為新設(shè)計(jì)提供了一個(gè)很好的參考，通過(guò)仿真可以在設(shè)計(jì)階段解決一些可能存在的問(wèn)題，從而縮短新產(chǎn)品調(diào)試和上市時(shí)間。