基于FPGA的SOPC系統(tǒng)DAB發(fā)射端硬件實(shí)現(xiàn)
英飛凌汽車(chē)電子生態(tài)圈
掃碼關(guān)注
獲取最新最全汽車(chē)電子
技術(shù)方案與實(shí)用技巧
2.1 配置電路
FPGA芯片按配置速度快慢依次為：
Active parallel(AP)模式.Fast passiveparallel(FPP)模式.Active serial(AS)模式.Passive serial(PS)模式.另外還有用于調(diào)試的Joint Test Action Group(JTAG)模式.本文FPGA同時(shí)配置AS模式和JTAG模式.
根據(jù)cycloneIII的數(shù)據(jù)手冊(cè)，配置方案由MSEL引腳決定.當(dāng)使用AS和JTAG兩種方式時(shí)，MSEL[3:0]為“010”.如圖2所示為ATERA給出的AS和JTAG配置電路.
AS模式是指FPGA的EPCS控制器發(fā)出讀取數(shù)據(jù)的信號(hào)，從而把串行FLASH(EPCS系列芯片)的數(shù)據(jù)讀入FPGA中，實(shí)現(xiàn)對(duì)FPGA的編程.配置數(shù)據(jù)通過(guò)FPGA的DATA0引腳送入，數(shù)據(jù)被同步在DCLK輸入上，1個(gè)時(shí)鐘周期傳送1位數(shù)據(jù).本文中選取的配置芯片EPCS16SI8,有16Mbits的存儲(chǔ)空間，可以支持DCLK時(shí)鐘工作在20MHz和40MHz.
JTAG接口是一個(gè)業(yè)界標(biāo)準(zhǔn)接口，主要用于芯片測(cè)試等功能.ALTERA的FPGA基本上都可以支持JTAG命令來(lái)配置FPGA的方式，而且JTAG配置方式比其他任何方式優(yōu)先級(jí)都高.JTAG模式是將配置數(shù)據(jù)存儲(chǔ)在SRAM,掉電后需重新下載.它與FPGA的接口有4個(gè)必需的信號(hào)TDI,TDO,TMS和TCK以及1個(gè)可選信號(hào)TRST構(gòu)成.
2.2 外部存儲(chǔ)器電路
SDRAM比FLASH速度快，比SRAM存儲(chǔ)空間大，在FPGA系統(tǒng)中一般把SDRAM作為NIOS處理器的RAM和程序運(yùn)行空間.本文中選擇IS42S16100-7T這款SDRAM作為FPGA的外部存儲(chǔ)器.IS42S16100-7T的信號(hào)電壓為3.3V,有16Mbits的存儲(chǔ)空間，最大速度可達(dá)到143MHz.在SOPC Builder里根據(jù)時(shí)序參數(shù)表設(shè)置SDRAM控制器.
鎖相環(huán)相關(guān)文章:鎖相環(huán)原理
評(píng)論