基于FPGA的SOPC系統(tǒng)DAB發(fā)射端硬件實(shí)現(xiàn)

S D R A M的時(shí)鐘應(yīng)該和系統(tǒng)使用同一個(gè)PLL輸出時(shí)鐘，調(diào)試SDRAM和NIOSII的關(guān)鍵在于相位差，根據(jù)DAB發(fā)射系統(tǒng)，由F P G A的專(zhuān)用P L L時(shí)鐘引腳輸出系統(tǒng)時(shí)鐘65.536MHz,相位差計(jì)算如下：

2.3 FPGA電源電路和時(shí)鐘電路

穩(wěn)定的工作電源是各個(gè)芯片和模塊正常工作的前提，電源的穩(wěn)定性也影響著器件的工作性能.FPGA芯片供電電壓包括內(nèi)核電壓.I/O電壓.PLL模擬電壓.PLL數(shù)字電壓和電壓參考信號(hào)的參考電壓.對(duì)于CycloneIII系列芯片來(lái)說(shuō)，它的PLL模擬電壓比CycloneII要高為2.5V.這些電壓中數(shù)字電壓與模擬電壓要分開(kāi)使用不同電源，并使用磁珠對(duì)其進(jìn)行隔離.

為了濾除高頻噪聲，需要在芯片電源引腳與地之間加0.1f退耦電容.退耦電容在PCB板上要緊靠芯片電源引腳放置.

本文中的DAB發(fā)射板由AC/DC電源適配器提供電源，輸入為100V-240V/50Hz-60Hz的交流電，輸出為7.5V/3A的直流電.采用1117LDO穩(wěn)壓電源作為電源轉(zhuǎn)換芯片，最大1A輸出電流，固定輸出1.2V.1.8V.2.5V.3.3V,為FPGA芯片以及系統(tǒng)中其他芯片提供電源.

文中采用24.576MHz的有源晶振作為系統(tǒng)的時(shí)鐘，DAB發(fā)射電路的系統(tǒng)時(shí)鐘為65.536MHz,由24.576MHz的經(jīng)過(guò)SOPC系統(tǒng)中的PLL獲得.此時(shí)鐘也作為AD9957的標(biāo)準(zhǔn)時(shí)鐘.

3.功能電路

3.1 射頻模塊

射頻模塊完成數(shù)字上變頻和信號(hào)增益放大.

數(shù)字上變頻是指把數(shù)字基帶信號(hào)搬移到射頻中心頻率，然后轉(zhuǎn)換成模擬信號(hào)發(fā)射出去.本文中的數(shù)字上變頻模塊是AD9957是ADI公司推出的一款高性能的數(shù)字正交上變頻器件，內(nèi)置14bitDAC模塊，內(nèi)部系統(tǒng)時(shí)鐘最高可達(dá)1GSPS,其功耗減小到50%以上.根據(jù)采樣定理，一般要求DDS(數(shù)字頻率合成器)產(chǎn)生的載波頻率不能超過(guò)系統(tǒng)時(shí)鐘頻率的40%,所以其動(dòng)態(tài)性能最高為400MHz,符合band3波段的要求.AD9957的外圍電路包括18位并行數(shù)據(jù)接口和控制接口，其電源電壓分3.3v和1.8v,兩者都需要用數(shù)字電壓與模擬電壓分別供電.

信號(hào)放大部分采用可變?cè)鲆娣糯笃鰽D8369,其帶寬范圍600MHz,最大增益范圍-5dB到40dB,通過(guò)芯片使能端DENB和增益選擇控制端口BIT0~BIT3來(lái)控制信號(hào)放大.AD9957與AD8369之間使用阻抗為50ohm,用比率為4的射頻變壓器TC4-1WG2+進(jìn)行阻抗匹配.

3.2 USB接口模塊

USB接口模塊主要是將在軟件編碼器上完成信道編碼的數(shù)字信號(hào)高速的傳輸?shù)紽PGA進(jìn)行IFFT運(yùn)算.在設(shè)計(jì)中，USB接口模塊的傳輸速度必須達(dá)到300Kbytes/s,才能滿(mǎn)足實(shí)時(shí)傳輸數(shù)據(jù)的要求.本文中選用了由FTDI公司推出的FT245BL芯片.

該芯片性能優(yōu)良，提供了一種在PC主機(jī)和外設(shè)之間進(jìn)行數(shù)據(jù)傳輸?shù)暮?jiǎn)單.低成本.高效率的傳輸方法.FT245BL需要6MHz晶振，通過(guò)芯片內(nèi)部的振蕩器和倍頻產(chǎn)生12MHz和48MHz的時(shí)鐘供芯片使用.

FT245BL需要提供5V和3.3V的工作電壓.

4.結(jié)果

如圖3所示為DAB發(fā)射端的SOPC系統(tǒng)硬件電路實(shí)物圖，完成FPGA芯片配置和軟件程序下載后，電路板上電，初始化成功后指示燈點(diǎn)亮.經(jīng)過(guò)信道編碼的DAB數(shù)據(jù)通過(guò)USB開(kāi)始進(jìn)入到硬件電路中進(jìn)行調(diào)制.上變頻和信號(hào)放大的處理，最后通過(guò)天線(xiàn)發(fā)射出去.如圖4所示，為使用本文所設(shè)計(jì)的DAB發(fā)射機(jī)電路產(chǎn)生的DAB信號(hào)頻譜，此DAB信號(hào)中心頻率為181.936MHz,能被DAB接收終端接收，且播出的節(jié)目流利順暢.

結(jié)果證明本文設(shè)計(jì)的這套電路板能運(yùn)用FPGA的SPOC系統(tǒng)很好的完成DAB信號(hào)發(fā)射任務(wù).