SIP和SOC

 
繆彩琴1，翁壽松2 
(1．江蘇無(wú)錫機(jī)電高等職業(yè)技術(shù)學(xué)校，江蘇 無(wú)錫 214028；2．無(wú)錫市羅特電子有限公司，江蘇 無(wú)錫 214001) 

摘 要：本文介紹了SIP和SOC的定義、優(yōu)缺點(diǎn)和相互關(guān)系。SIP是當(dāng)前最先進(jìn)的IC封裝，MCP和SCSP是實(shí)現(xiàn)SIP最有前途的方法。同時(shí)還介紹了MCP和SCSP的最新發(fā)展動(dòng)態(tài)。

關(guān)鍵詞：系統(tǒng)級(jí)封裝，系統(tǒng)級(jí)芯片，多芯片封裝，疊層芯片尺寸封裝

中圖分類號(hào)：TN305.94文獻(xiàn)標(biāo)識(shí)碼：A文章編號(hào)：1681-1070(2005)08-09-04


1 前言

隨著用戶對(duì)電子系統(tǒng)或電子整機(jī)的要求日益高漲，電子系統(tǒng)或電子整機(jī)正在朝多功能、高性能、小型化、輕型化、便攜化、高速度、低功耗和高可靠方向發(fā)展。尤其要求消費(fèi)類電子整機(jī)走出家門，如音響系統(tǒng)已變成Walkman、PC已轉(zhuǎn)變?yōu)楣P記本電腦、固定電話已轉(zhuǎn)變?yōu)槭謾C(jī)、電視機(jī)正在轉(zhuǎn)變?yōu)殡娨暿謾C(jī)等。由此可見，多功能和便攜式將成為電子系統(tǒng)和電子整機(jī)的重頭研發(fā)課題。為此，要求用于多功能、便攜式電子整機(jī)的IC必須多功能和微型化，目前IC是通過(guò)如下兩條途徑來(lái)滿足這個(gè)要求的。一是SOC(System-on-a-chip)，即系統(tǒng)級(jí)芯片，在一個(gè)芯片上集成數(shù)字電路、模擬電路、RF、存儲(chǔ)器和接口電路等多種電路，以實(shí)現(xiàn)圖像處理、語(yǔ)音處理、通訊功能和數(shù)據(jù)處理等多種功能。[1][8]二是SIP(System-in-a-package)，即系統(tǒng)級(jí)封裝，在一個(gè)封裝中組合多種IC芯片和多種電子元器件(如分立元器件和埋置元器件)，以實(shí)現(xiàn)與SOC同等的多種功能。2003年底推出的ITRS2003把SIP稱為第4次封裝革命，它是移動(dòng)、無(wú)線應(yīng)用推動(dòng)下的革命性突破。[2]其他3次封裝革命為DIP、SMT和BGA。業(yè)界對(duì)SIP賦予的評(píng)價(jià)，稱SIP是SOC的替代技術(shù)，SIP具有更高的系統(tǒng)集成度，如臺(tái)聯(lián)電、索尼和英飛凌等公司高層領(lǐng)導(dǎo)認(rèn)為，采用SOC不合算，SIP更為實(shí)際可行。SIP和SOC的關(guān)系是：SIP涵蓋SOC，SOC簡(jiǎn)化SIP。目前SOC雷聲大、雨點(diǎn)小，由于SOC需要全新的系統(tǒng)設(shè)計(jì)理念、硬軟件協(xié)同設(shè)計(jì)、低功耗設(shè)計(jì)、設(shè)計(jì)復(fù)用(IP)核和設(shè)計(jì)驗(yàn)證等，所以SOC存在投資大、成本高、上市慢和風(fēng)險(xiǎn)大等問題。

ITRS2003共有16章，其中第14章為組裝和封裝，它對(duì)2004年和以后幾年封裝業(yè)的需求和發(fā)展作了深入的分析。[2]首先，組裝和封裝對(duì)IC的影響進(jìn)一步被業(yè)界認(rèn)同，它是影響IC工作頻率、功耗、復(fù)雜度、可靠性和成本的重要因素；其次，半導(dǎo)體技術(shù)、封裝技術(shù)和系統(tǒng)技術(shù)之間的技術(shù)界線越來(lái)越模糊，如可編程系統(tǒng)級(jí)芯片(SOPC)廠商為了能讓客戶在其器件交付之前開發(fā)和驗(yàn)證他們的器件，通常要求在第一個(gè)樣品交付前4～6個(gè)月的時(shí)間，整個(gè)器件的封裝就必須確定下來(lái)，包括引腳、電氣和熱性能等，這便于早期對(duì)電路板進(jìn)行時(shí)限設(shè)計(jì)和驗(yàn)證、信號(hào)完整性分析和功率換算等；第三，封裝設(shè)計(jì)師必須與芯片和系統(tǒng)設(shè)計(jì)師密切合作，協(xié)同設(shè)計(jì)，將集成電路要求和產(chǎn)品要求轉(zhuǎn)換成封裝指標(biāo)。在協(xié)同設(shè)計(jì)期間，設(shè)計(jì)師可對(duì)產(chǎn)品進(jìn)行高層次權(quán)衡，并確定產(chǎn)品體系結(jié)構(gòu)、焊點(diǎn)／焊接塊位置和焊球圖。杰爾系統(tǒng)公司已采用一整套辦法來(lái)實(shí)施集成電路和封裝協(xié)同設(shè)計(jì)。

2 SIP的優(yōu)點(diǎn)及其實(shí)現(xiàn)途徑

通常高密度內(nèi)存和模擬器件往往難以完全集成在SOC中，而SIP卻能將它們整合在一起，所以SIP是SOC的一種很好補(bǔ)充，它與SOC相比具有如下優(yōu)點(diǎn)：(1)可采用市售的商用電子元器件，降低產(chǎn)品制造成本；(2)上市周期短，風(fēng)險(xiǎn)??；(3)可采用混合組裝技術(shù)安裝各類IC和各類無(wú)源元件，這些元器件間可采用WB(引線鍵合)、FCB(倒裝焊)和TAB(載帶自動(dòng)焊)互連；(4)可采用混合設(shè)計(jì)技術(shù)，為客戶帶來(lái)靈活性；(5)封裝內(nèi)的元器件向垂直方向發(fā)展，可互相堆疊，極大地提高了封裝密度，節(jié)省封裝基板面積；(6)"埋置型無(wú)源元件"可集成到各類基板中，可避免大量分立元件；[3](7)能克服SOC所遇到的各種困難。正因?yàn)镾IP具有上述優(yōu)點(diǎn)，其越來(lái)越受到業(yè)界的青睞，尤其在亞洲地區(qū)，如日本。目前EDA(電子設(shè)計(jì)自動(dòng)化)系統(tǒng)日益成熟和普及，它能高效地進(jìn)行芯片、封裝和電路板的協(xié)同設(shè)計(jì)，從而加速SIP的實(shí)施和發(fā)展。

目前已量產(chǎn)的SIP組裝著如下幾種IC芯片和其他元器件，如SRAM+閃存、DRAM+ASFC+閃存、SRAM+閃存／閃存+閃存、DSP+SRAM+閃存、ASIC+SRAM+閃存、ASIC+DSP、ASIC+ASIC+存儲(chǔ)器(2)、數(shù)字IC+R+L+C等等，如日立321線堆疊MCP含門陣列+門陣列+FSRAM，185線堆疊MCP含閃存+MSRAM+DSP。實(shí)現(xiàn)SIP的方法有多種，最具發(fā)展前途的有兩種：一是MCP(Multi-chip package)，即多芯片封裝；二是SCSP(Stacked chip size package)，即疊層芯片尺寸封裝。

上世紀(jì)90年代后期美國(guó)佐治亞理工學(xué)院PRC封裝研究室主任Rao R．Tummala教授提出了一種典型的SIP結(jié)構(gòu)--單級(jí)集成模塊(SLIM：Singal Level Integrated Module)。[3]它將各類IC芯片和器件、光電器件、無(wú)源元件、布線和介質(zhì)層都組裝在一個(gè)封裝系統(tǒng)內(nèi)，即將原來(lái)的三個(gè)封裝層次(一級(jí)芯片封裝--二級(jí)插板／插卡封裝--三級(jí)基板封裝)濃縮在一個(gè)封裝層次內(nèi)，極大地提高了封裝密度和封裝效率(所有Si芯片面積／基板面積)，SLIM的封裝效率可達(dá)80％以上，而DIP僅達(dá)2％，QFP達(dá)7％，BGA達(dá)20％，CSP／MCM達(dá)45％。這是因?yàn)樵赟LIM中，各類分立元器件都埋置于基板或介質(zhì)中，無(wú)需占用基板表面積；采用無(wú)源元件集成以及薄膜微細(xì)布線層結(jié)構(gòu)，便于各類IC芯片能在基板頂層采用FCB方法緊靠在一起。將基板納入封裝解決方案中，使原本復(fù)雜的工作簡(jiǎn)化了，如讓某客戶的基板從18層減少至12層，因而基板可節(jié)約200美元的制造成本。PRC封裝研究室的成員來(lái)自歐美各同49個(gè)公司，每年投資九千萬(wàn)美元。2008年目標(biāo)為SLIM封裝效率、性能和可靠性提高10倍，尺寸和成本均有下降。2010年目標(biāo)是布線密度達(dá)6000cm／cm2，熱密度達(dá)100W／cm2，元器件密度達(dá)5000／cm2，I／O密度達(dá)3000／cm2。

2004年5月總部設(shè)在新加坡的封裝測(cè)試供應(yīng)商STATS推出CSMP(Chip Size Module Package)技術(shù)，它的特點(diǎn)是直接將無(wú)源元件集成到Si材料的基板，實(shí)現(xiàn)SIP模塊化。無(wú)源元件包括電阻、電容、電感、濾波器、平衡-非平衡變壓器、開關(guān)和連接器等。它可獲得模擬和數(shù)字功能的最優(yōu)化，使無(wú)源和有源元件分別采用不同的制程，最后在同一基板上實(shí)現(xiàn)SIP。[9]2004年比利時(shí)FMEC微電子研究中心在SIP方面作出多種創(chuàng)新，如三維堆疊式系統(tǒng)立方體(SIC)封裝，采用標(biāo)準(zhǔn)尺寸1cm3的功能模塊堆疊構(gòu)成無(wú)線通信系統(tǒng)，包括無(wú)線、開關(guān)、無(wú)線收發(fā)、數(shù)字處理、電源管理和低噪聲功率放大器等。SIC封裝已用于可穿戴式醫(yī)療儀器，如無(wú)線腦電圖監(jiān)視器，病人可不住院獲得動(dòng)態(tài)腦電圖信息。[9]

3 MCP(Multi-chip Package)

MCP可看成從傳統(tǒng)厚膜混合電路的多芯片組件（MCM：Mutil-ship Module）的延伸，混合電路/MCM技術(shù)已有20多年的歷史，他們都能處理多芯片，通過(guò)縮短芯片間的互連來(lái)提高其性能，降低電感和電容，較少串?dāng)_，降低功耗。但是，隨著手機(jī)等便攜式電子產(chǎn)品的迅速發(fā)展，對(duì)內(nèi)存、DRAM的容量要求越來(lái)越高，這樣混合電路/MCM的弱點(diǎn)日漸暴露，如封裝成本較高，難以用于高性能、降低成本的便攜式消費(fèi)類電子產(chǎn)片，所以MCP應(yīng)運(yùn)而生。[4]目前手機(jī)、PDA、數(shù)字電視、機(jī)頂盒、網(wǎng)絡(luò)通信產(chǎn)品和數(shù)碼相機(jī)等已開始采用各種MCP產(chǎn)品，它可將DRAM、閃存和SRAM等不同規(guī)格和不同尺寸的芯片封裝在單一模塊中，并采用混合技術(shù)，將2~8個(gè)芯片堆疊在低成本的基板上，顯示出生產(chǎn)前置時(shí)間短、制造成本低、低功耗、高數(shù)據(jù)傳輸速率和占用空間小等優(yōu)勢(shì)。據(jù)isuppli預(yù)測(cè)，全球2001~2008年MCP內(nèi)存銷量年復(fù)合增長(zhǎng)率為23.6%，銷售額年復(fù)合增長(zhǎng)率為25%，見表1。2004年全球MCP內(nèi)存銷量達(dá)3.28億塊，比上年增長(zhǎng)56%，銷售額達(dá)42.18%億美元，比上年增長(zhǎng)76.5%；2005年銷量達(dá)4.13億塊，比2004年增長(zhǎng)15.5%。[5]目前MCP內(nèi)存在手機(jī)中應(yīng)用最多，一般中低端手機(jī)采用SRAM和閃存組裝在一起的MCP內(nèi)存，圖1給出采用MCP內(nèi)存的情況，它與分離架構(gòu)的比例逐漸增大。[6]隨著芯片減薄技術(shù)的改進(jìn)，使MCP中的芯片越疊越多，富士通利用超薄晶圓工藝和先進(jìn)的多芯片封裝技術(shù)，推出高密度的8個(gè)芯片堆疊的MCP RAM 存儲(chǔ)器，見圖2，[4]其容量達(dá)1GB，芯片厚度25μm,MCP尺寸8