改進(jìn)的解耦雙同步坐標(biāo)系鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)

摘要：微網(wǎng)中的電壓可能會(huì)存在較大的諧波和不平衡，因此要求鎖相環(huán)(PLL)能夠迅速、準(zhǔn)確地確定電網(wǎng)正序電壓的相位。提出的改進(jìn)型解耦雙同步坐標(biāo)系PLL通過(guò)在q軸加入6次諧波的陷波器，可抑制電網(wǎng)中的5次負(fù)序電壓和7次正序電壓對(duì)鎖相的影響。鎖相程序在相位變化較大時(shí)改變正弦表的指針，在相位或頻率變化較小時(shí)調(diào)節(jié)DSP周期寄存器。實(shí)驗(yàn)證明了該鎖相方法的有效性。
關(guān)鍵詞：鎖相環(huán)；雙同步坐標(biāo)系；解耦陷波器

1 引言
在微網(wǎng)中，由于電壓可能會(huì)存在較大的不平衡和低頻諧波電壓，因此對(duì)于并網(wǎng)逆變器而言，能夠準(zhǔn)確地獲取電網(wǎng)的基波正序電壓就尤為重要。文獻(xiàn)對(duì)常規(guī)的d—q變換進(jìn)行了分析。該變換在電網(wǎng)電壓完全對(duì)稱且沒(méi)有諧波的情況下能夠準(zhǔn)確地獲取電網(wǎng)電壓的相位。當(dāng)電壓存在不平衡或諧波時(shí)，鎖相得到的相位就會(huì)存在誤差和波動(dòng)。降低系統(tǒng)帶寬可抑制高頻諧波，但減慢了PLL的響應(yīng)速度，反之亦然。
文獻(xiàn)提出在鎖相回路中加入巴特沃斯低通濾波器的方法，通過(guò)低通濾波器來(lái)抑制鎖相回路中的低頻諧波分量，其仿真和實(shí)驗(yàn)證明該方法能顯著提高在電網(wǎng)不平衡和存在諧波時(shí)的鎖相精度。文獻(xiàn)先對(duì)各相電壓進(jìn)行鎖相，然后再采用正負(fù)序分離的方法，獲得電網(wǎng)電壓中的正序分量，最后再采用常規(guī)的d—q鎖相。該鎖相方法能夠消除電網(wǎng)電壓不平衡造成的影響，并且對(duì)諧波電壓具有較好的抑制能力。文獻(xiàn)提出采用解耦雙同步坐標(biāo)系的方法同時(shí)對(duì)電網(wǎng)中的正負(fù)序電壓進(jìn)行提取，然后將正負(fù)序電壓進(jìn)行解耦，可以很好地抑制電網(wǎng)中的負(fù)序電壓。
在上述基礎(chǔ)上，在此提出通過(guò)在正序q軸鎖相回路中加入300 Hz陷波器的方法抑制電網(wǎng)電壓中存在的5次負(fù)序電壓和7次正序電壓對(duì)鎖相的影響。鎖相程序針對(duì)較大的相位變化采取改變正弦表指針的方法，針對(duì)較小的相位或頻率變化采取調(diào)節(jié)DSP周期寄存器的方法。該實(shí)現(xiàn)方法能更好地兼顧鎖相的動(dòng)態(tài)性和精確性。

2 改進(jìn)的解耦雙同步坐標(biāo)系PLL
2．1 解耦雙同步坐標(biāo)系模型
電網(wǎng)電壓的表達(dá)式為：

式(4)反映了正負(fù)序電壓之間的耦合關(guān)系：負(fù)序d，q分量以一個(gè)2倍頻分量耦合到正序分量中；正序d，q分量也以一個(gè)2倍頻分量禍合到負(fù)序中。通過(guò)式(4)可解耦得到正負(fù)序電壓中的直流分量，從而抑制電網(wǎng)不平衡對(duì)鎖相造成的影響。改進(jìn)的基于解耦雙同步坐標(biāo)系PLL的框圖見(jiàn)圖1。