改進(jìn)的解耦雙同步坐標(biāo)系鎖相環(huán)的設(shè)計與實現(xiàn)
PLL的軟件流程框圖如圖3所示。圖3僅顯示了中斷部分的流程圖。在DSP中,數(shù)字積分得到的相位先轉(zhuǎn)換成正弦表對應(yīng)的指針。由于在轉(zhuǎn)換過程中得到的指針可能不是一個整數(shù),而取指針時只能取整數(shù),因此會使相位存在一定誤差。對于小數(shù)部分,在此采用其來調(diào)節(jié)DSP的周期寄存器,使鎖相精度能夠有很大提高。
4 實驗結(jié)果
圖4a為電網(wǎng)電壓不平衡時的鎖相波形。圖4b為電網(wǎng)電壓b相缺相時的鎖相波形。圖4c為電網(wǎng)電壓存在諧波及不平衡時的鎖相波形。由圖4a,b可見,在電網(wǎng)電壓存在嚴(yán)重不平衡甚至是缺相的情況下,該P(yáng)LL都能很好地鎖定電網(wǎng)正序電壓的相位,其上升沿基本無紋波。由圖4c可見,在電網(wǎng)中存在大量諧波且不平衡的情況下,鎖相得到的相位仍能很好地跟蹤電網(wǎng)正序電壓的相位。本文引用地址:http://www.ex-cimer.com/article/175888.htm
5 結(jié)論
鎖相環(huán)技術(shù)在微網(wǎng)中應(yīng)用廣泛且非常重要。針對微網(wǎng)中可能存在的低次電壓諧波和電網(wǎng)不平衡現(xiàn)象,在此提出的基于解耦雙同步坐標(biāo)系的鎖相環(huán)通過在正序q軸的鎖相回路中加入6次陷波器,可很好地抑制電網(wǎng)中的5次負(fù)序電壓和7次正序電壓對鎖相環(huán)的影響。在此搭建了以DSP 2407為核心的鎖相系統(tǒng),通過實驗證明了該鎖相環(huán)理論分析的正確性和有效性。
dc相關(guān)文章:dc是什么
低通濾波器相關(guān)文章:低通濾波器原理
鎖相環(huán)相關(guān)文章:鎖相環(huán)原理 鎖相放大器相關(guān)文章:鎖相放大器原理
評論