采用DC-DC非隔離式負載點(POL)電源模塊來簡化設計

采用FPGA、DSP或微處理器設計是設計的關鍵部分，也最花費時間。系統(tǒng)級設計人員可以通過將主要精力集中于系統(tǒng)設計而受益匪淺，他們還需要解決諸如產(chǎn)品上市時間、實現(xiàn)小型化尺寸的問題。使用最新一代DC-DC非隔離式負載點(POL)電源模塊可以為他們帶來重要優(yōu)勢。

　　這些模塊具有高度的集成和密度，先進的封裝技術可以發(fā)揮高功率密度的優(yōu)勢，整體性能十分可靠——甚至可以滿足最苛刻的電源管理要求。使用電源模塊意味著需要最少的外部元件，因此設計人員可以迅速實現(xiàn)復雜的電源管理設計，并專注于核心設計。即使是在設計周期的中后期電源需求出現(xiàn)了變化時，電源模塊也可以應對自如。

　　在介紹電源模塊優(yōu)點的具體細節(jié)之前，讓我們來看看設計方面的問題。在采用一個分立式(非模塊)解決方案時，設計師必須考慮幾個問題。所有的問題都可能延緩設計進程，拖延產(chǎn)品推向市場的時間。例如，選擇合適的PWM控制器、FET驅(qū)動器、功率FET、電感器，以滿足代表第一階段的具體電源要求，這通常是一個漫長的分立式電源設計周期。在選定了這些主要功率器件之后，設計人員必須開發(fā)一個補償電路，其依據(jù)是將要在一個給定的系統(tǒng)中使用的各種負載的輸出電壓規(guī)格。這可能非常單調(diào)和乏味，還要花很多時間——往往還需要返工。除了補償電路設計，還需要選擇功率級、驅(qū)動器、功率FET和電感器，以滿足功率效率的目標。這可能需要根據(jù)不同的應用需求進行反復的元件選擇。

　　在設計分立式電源之后，布板工作以及噪聲和散熱要求方面的問題增加了設計周期的復雜性?？傊@是一個繁瑣的過程。

　　但是像Intersil DC-DC POL ISL8200M這樣的電源模塊就可以改變這個過程，因為它集成了PWM控制器、驅(qū)動器、功率FET、電感器、支持分立元件的IC，還有優(yōu)化的補償電路。所有這些都集成在一個15×5mm QFN封裝內(nèi)。該電源可以根據(jù)其電流共享架構的輸出功率要求進行擴展，該模塊采用耐熱增強型封裝，高度僅為2.2mm，所以它可以安裝在PCB的背面。

　　當頂層PCB空間存在問題時，ISL8200M的2.2mm低高度QFN封裝就成為了一種優(yōu)勢。低高度封裝將滿足大多數(shù)PCB背面的間隙要求，尤其是因為QFN封裝不需要散熱器或氣流，可以覆蓋大部分工業(yè)溫度范圍的全輸出功率范圍。利用QFN封裝底部非常低的2C/W熱阻的θ J/C值，大部分的熱量都可以通過封裝底部和安全通孔消散掉，并下行至PCB的接地層。這是因為功率MOSFET和電感器等內(nèi)部高功率耗散元件直接焊接到了這些大型導電片(conducTIve pad)上，從而實現(xiàn)了從模塊到PCB的有效傳熱，以提高熱效率，最終可以將一個最高360W負載點電源解決方案安裝在PCB的背面。在需要一個復雜的電源設計和頂層PCB空間有限時，這是非常有效的方法，因為它減少了外形尺寸，同時實現(xiàn)了更高的系統(tǒng)功能。除了散熱能力，QFN封裝的封裝邊緣周圍有暴露的引線，為使用所有引腳進行調(diào)試和焊點仿真驗證提供了便利。

　　(圖字：最大負載電流(A);環(huán)境溫度(℃);圖32：降額曲線(12VIN))