多電源系統(tǒng)的監(jiān)控和時(shí)序控制

現(xiàn)今，電子系統(tǒng)往往具有許多不同的電源軌。在采用模擬電路和微處理器、DSP、ASIC、FPGA的系統(tǒng)中，尤其如此。為實(shí)現(xiàn)可靠、可重復(fù)的操作，必須監(jiān)控各電源電壓的開(kāi)關(guān)時(shí)序、上升和下降速率、加電順序以及幅度。既定的電源系統(tǒng)設(shè)計(jì)可能包括電源時(shí)序控制、電源跟蹤、電源電壓/電流監(jiān)控和控制。有各種各樣的電源管理IC可以執(zhí)行時(shí)序控制、跟蹤、上電和關(guān)斷監(jiān)控等功能。

時(shí)序控制和跟蹤器件可以監(jiān)控和控制多個(gè)電源軌，其功能可能包括設(shè)置開(kāi)啟時(shí)間和電壓上升速率、欠壓和過(guò)壓故障檢測(cè)、余量微調(diào)(在標(biāo)稱電壓值的一定范圍內(nèi)調(diào)整電源電壓)以及有序關(guān)斷。適合這些應(yīng)用的IC種類眾多，簡(jiǎn)單的如利用電阻、電容和比較器構(gòu)成的純模擬器件，復(fù)雜的如高集成度狀態(tài)機(jī)和通過(guò) I2C bus.總線進(jìn)行數(shù)字控制的可編程器件。某些情況下，系統(tǒng)的電壓調(diào)節(jié)器和控制器可能包括關(guān)鍵控制功能。

對(duì)于采用多個(gè)開(kāi)關(guān)控制器和調(diào)節(jié)器的系統(tǒng)，還有一個(gè)考慮是器件以不同開(kāi)關(guān)頻率工作時(shí)，如何將產(chǎn)生的系統(tǒng)噪聲降至最低。常常需要同步調(diào)節(jié)器的時(shí)鐘，事實(shí)上，如今的許多高性能開(kāi)關(guān)控制器和調(diào)節(jié)器都可以與外部時(shí)鐘同步。

圖1. 電源軌的控制類型

電源時(shí)序控制和跟蹤

所謂電源時(shí)序控制，是指以指定順序開(kāi)關(guān)電源。電源時(shí)序控制可以簡(jiǎn)單地基于既定的時(shí)間順序，或者一個(gè)電源的開(kāi)啟時(shí)間取決于另一個(gè)電源何時(shí)達(dá)到設(shè)定的閾值。電源跟蹤基于這樣一個(gè)事實(shí)：電源電壓無(wú)法(一般也不應(yīng))瞬間改變。電源系統(tǒng)設(shè)計(jì)師可以利用這一特性，有效地控制系統(tǒng)中各電源相對(duì)于其它電源的斜率。電源跟蹤分為三類：同步、比率和偏移。圖1中的四幅圖對(duì)時(shí)序控制、同步跟蹤、比率跟蹤和偏移跟蹤進(jìn)行了比較。

圖1a中，三個(gè)電源按一定的時(shí)間順序開(kāi)啟和關(guān)閉。首先是3.3 V電源開(kāi)啟，后續(xù)電源的開(kāi)啟和關(guān)閉延遲時(shí)間取決于應(yīng)用的需要。如果額定最大值要求電源按一定的順序激活，這種簡(jiǎn)單的時(shí)序控制技術(shù)將能確保有源器件的電壓不會(huì)超過(guò)額定最大值。舉例來(lái)說(shuō)，在ADC驅(qū)動(dòng)的放大器上電之前，我們必須保證ADC的電源存在，否則可能損壞ADC的前端。

圖1b顯示同步跟蹤情況，所有三個(gè)電源同時(shí)開(kāi)啟，并且以相同的速率彼此跟蹤，因此最低電源電壓首先建立，然后是較高的電源電壓。電源關(guān)斷以相反的方式進(jìn)行。這個(gè)例子很好地說(shuō)明了舊式FPGA或微處理器應(yīng)用中電源是如何接通的：首先激活較低的內(nèi)核電壓，然后接通輔助或I/O電源。稍后將以Xilinx Virtex-5 FPGA的同步跟蹤舉例說(shuō)明。

圖1c中，電源以不同的斜率上電。如前所述，能夠?qū)﹄娫吹男甭蔰V/dt進(jìn)行控制是一個(gè)非常有用的特性，它可以防止電路中去耦電容的大浪涌電流(充電電流)損壞器件。如果不加限制的話，浪涌電流可能大大超過(guò)標(biāo)稱工作電流。斜率限制可以防止有源器件閂鎖、電容短路、PCB走線受損以及線路保險(xiǎn)絲熔斷。

圖1d中，所有電源具有相同的斜率，但其施加時(shí)間由預(yù)定的失調(diào)電壓決定。此類跟蹤適用于需要限制電源電壓差(常常出現(xiàn)在DAC和ADC等混合信號(hào)器件的額定最大值部分)的器件，這種方法可以防止器件永久性受損。

基于FPGA的設(shè)計(jì)示例

使用FPGA系統(tǒng)的供電是探討多電源系統(tǒng)處理的活教材。適當(dāng)?shù)腇PGA電源控制對(duì)于實(shí)現(xiàn)可靠、可重復(fù)的設(shè)計(jì)至關(guān)重要，否則可能會(huì)在實(shí)驗(yàn)室甚至現(xiàn)場(chǎng)引發(fā)災(zāi)難性故障。大多數(shù)FPGA具有多個(gè)電源軌，一般表示為 VCCO, VCCAUX, 和 VCCINT. 這些電源分別用于為FPGA內(nèi)核、輔助電路(如時(shí)鐘和PLL等)、接口邏輯供電。

這些電源軌需要考慮的事項(xiàng)可以分為如下幾類：

電源軌的時(shí)序控制

電源軌電壓的容差要求

電源可能有軟啟動(dòng)或斜率控制需求

下面以Xilinx Virtex-5系列FPGA的電源要求為例來(lái)說(shuō)明，該系列提供許多特性，包括邏輯可編程能力、信號(hào)處理和時(shí)鐘管理。根據(jù)數(shù)據(jù)手冊(cè)，Virtex-5的電源上電順序要求為 VCCINT, VCCAUX, and VCCO. 這些電源相對(duì)于地的斜坡時(shí)間為200 μs(最小值)至50 ms(最大值)。建議工作條件如表1所示。

表1. Xilinx Virtex-5電源軌要求

The 如前所述，Virtex-5要求同步電壓跟蹤。此外，電源必須在特定的建議工作容差范圍內(nèi)，而且必須在特定的dV/dt范圍內(nèi)上升和下降。

But the 但是，F(xiàn)PGA只是一個(gè)較大系統(tǒng)的一部分。為了進(jìn)一步闡明本例，假設(shè)有一個(gè)高電流、5 V主系統(tǒng)電源軌。為FPGA內(nèi)核供電的1 V電源具有±5% (±50 mV)的容差，需要提供最高4 A的電流。3 V電源為通用邏輯電源，具有±5%的容差，在本例中需要提供4 A電流以便為FPGA I/O和設(shè)計(jì)中的其它邏輯器件供電。2.5 V電源為模擬電源，需要提供低噪聲的100 mA電流。

針對(duì)此應(yīng)用，利用雙通道降壓控制器ADP1850提供1 V和3 V高電流電源是一個(gè)很好的解決方案。ADP1850具有許多特性，其中包括：軟啟動(dòng)控制、同步跟蹤以及主從電源時(shí)序控制。上電時(shí)的上升速率由SS1和SS2引腳上的電容控制。本例中，3 V數(shù)字電源是主電源。針對(duì)2.5 V模擬電源，超低噪聲 低壓差調(diào)節(jié)器(LDO) ADP150是絕佳選擇，它可以利用ADP1850的PGOOD2信號(hào)進(jìn)行時(shí)序控制。圖2為該系統(tǒng)的簡(jiǎn)化框圖，顯示了時(shí)序控制的一般流程，詳情參見(jiàn)ADP1850數(shù)據(jù)手冊(cè)。

圖2. Virtex-5的電源系統(tǒng)

上例說(shuō)明了時(shí)序控制和跟蹤的常見(jiàn)使用方式，可以將其擴(kuò)展到當(dāng)今的許多多電源系統(tǒng)，包括基于微處理器的系統(tǒng)和涉及混合信號(hào)技術(shù)(ADC和DAC)的系統(tǒng)。

模擬電壓和電流監(jiān)控(ADM1191)

針對(duì)要求精密監(jiān)控多個(gè)系統(tǒng)電源電流和電壓的高可靠性應(yīng)用，可以使用簡(jiǎn)單易行的模擬監(jiān)控電路。例如， 數(shù)字電源監(jiān)控器，ADM1191 提供1%的測(cè)量精度，包括一個(gè)用于電流和電壓回讀的12位ADC、一個(gè)精密電流檢測(cè)放大器以及一路用于提供過(guò)流中斷的ALERTB輸出。圖3顯示了ADM1191結(jié)合一個(gè)主控制器(如微處理器或微控制器等)的應(yīng)用。

圖3. 簡(jiǎn)單的電源電壓和電流監(jiān)控器