實(shí)現(xiàn)數(shù)字電源轉(zhuǎn)換的方法

降壓式轉(zhuǎn)換器的輸入與輸出電壓的關(guān)系可以表示為：

VOUT = VIN (D，其中D = PWM占空比= TON/(TON + TOFF)

一個(gè)降壓式轉(zhuǎn)換器理想的輸出電壓是輸入電壓與晶體管占空比的乘積。通過檢測(cè)(見圖1)，如果晶體管Q1是常通的，輸出電壓將等于輸入電壓。如果Q1是常斷的，那么輸出電壓將為零。實(shí)際上，當(dāng)負(fù)載電流增加時(shí)，晶體管和電感器兩端存在的電壓降將會(huì)增加。圖2給出了如何使用DSC設(shè)計(jì)數(shù)字SMPS控制系統(tǒng)。

采樣保持(S/H)電路通常每2~10ms進(jìn)行一次采樣，ADC需要大約500ns將模擬反饋信號(hào)轉(zhuǎn)換成為數(shù)字值。PID控制器是一種運(yùn)行于DSC的程序，有大約1~2ms的計(jì)算延遲。該控制器輸出可以轉(zhuǎn)換為一個(gè)PWM信號(hào)，由它來驅(qū)動(dòng)開關(guān)電路。當(dāng)進(jìn)入新的占空比時(shí)，如果PWM發(fā)生器不能立即更新其輸出，就可能出現(xiàn)明顯的延遲。晶體管驅(qū)動(dòng)器和相關(guān)的晶體管也會(huì)引入大約50ns到1微秒的延遲，其長(zhǎng)短因使用的器件和電路設(shè)計(jì)而異。

2 計(jì)算控制環(huán)路的延遲

總控制環(huán)路延遲是ADC采樣與轉(zhuǎn)換時(shí)間(500ns)、PID計(jì)算時(shí)間(1μs)、PWM輸出延遲(0)、晶體管切換時(shí)間(50ns)和PID執(zhí)行速度時(shí)期(2μs)之和。這個(gè)例子中的總環(huán)路延遲是3.65μs，這意味著最大有效控制環(huán)路的采樣率為274kHz。雖然尼奎斯特定理需要2倍的采樣率來重建一個(gè)信號(hào)，數(shù)字控制環(huán)路仍必須以6倍至10倍采樣率進(jìn)行采樣。這樣做的原因是只使用2倍的采樣率，相位滯后將180度。利用2倍采樣率，我們已經(jīng)用完了180度的相位滯后“預(yù)算”，而沒有考慮系統(tǒng)中任何其他的延遲。一個(gè)采用8倍采樣率的系統(tǒng)單在采樣過程引入45度的相位滯后，這是一個(gè)好得多的采樣率。為了有足夠的相位容限，許多數(shù)字控制系統(tǒng)對(duì)模擬信號(hào)進(jìn)行了10倍或更高的過采樣。假定最高有效采樣率為274kHz，有效控制帶寬是其八分之一，也就是大約34kHz。

3 SMPS設(shè)計(jì)中PWM的重要性

不同的電源規(guī)范推動(dòng)著對(duì)不同電源拓?fù)浣Y(jié)構(gòu)的需求，這些不同的拓?fù)浣Y(jié)構(gòu)需要不同的PWM模式，其中每一種都支持多種SMPS設(shè)計(jì)，包括標(biāo)準(zhǔn)、互補(bǔ)、推挽、多相位、可變相位、電流復(fù)位和電流限制PWM模式。最基本的PWM模式是標(biāo)準(zhǔn)的邊沿對(duì)齊式PWM，其中的導(dǎo)通與關(guān)斷時(shí)間之比控制著電源電流。每對(duì)輸出中只有一個(gè)PWM輸出被用于這些異步降壓式、升壓式和反激式轉(zhuǎn)換器電路。同步降壓式轉(zhuǎn)換器采用互補(bǔ)PWM模式，其中的互補(bǔ)輸出控制一個(gè)由MOSFET實(shí)現(xiàn)的 “同步開關(guān)”整流器，而不是通常的整流器?；パa(bǔ)PWM模式還可以用于采用同步整流來改善系統(tǒng)效率的其他電路。

推挽式轉(zhuǎn)換器通常用于DC/DC轉(zhuǎn)換器和AC/DC電源。“多相PWM”術(shù)語描述的是多PWM輸出而不是邊沿對(duì)齊的。多相轉(zhuǎn)換器電路經(jīng)常用于必須提供大電流、負(fù)載變化可能非常迅速的應(yīng)用的DC/DC轉(zhuǎn)換器。由于PC電源的廣泛使用，相位變換PWM模式正變得越來越常見。Microchip的dsPIC DSC SMPS系列可以支持當(dāng)前廣泛用于電源行業(yè)的所有已知的PWM模式。