準(zhǔn)諧振反激式電源架構(gòu)及應(yīng)用

　　圖4 MOSFET漏-源電壓

　　準(zhǔn)諧振或谷值開(kāi)關(guān)的優(yōu)勢(shì)

　　在反激式電源設(shè)計(jì)中采用準(zhǔn)諧振或谷值開(kāi)關(guān)方案有著若干優(yōu)勢(shì)。

　　降低導(dǎo)通損耗

　　這種設(shè)計(jì)為設(shè)計(jì)人員提供了較低的導(dǎo)通損耗。由于FET轉(zhuǎn)換具有最小的漏源電壓，在某些情況下甚至為零，故可以減小甚至消除導(dǎo)通電流尖峰。這減輕了MOSFET的壓力以及電源的EMI。

　　降低關(guān)斷損耗

　　準(zhǔn)諧振也意味著更小的關(guān)斷損耗。由于規(guī)定FET會(huì)在谷值處進(jìn)行轉(zhuǎn)換，在某些情況下，可能會(huì)增加額外的漏源電容，以減低漏源電壓的上升速度。較慢的漏源電壓上升時(shí)間會(huì)減少FET關(guān)斷時(shí)漏級(jí)電流和漏源電壓之間的電壓/電流交迭，使到MOSFET的功耗更少，從而降低其溫度及增強(qiáng)其可靠性。

　　減少EMI

　　導(dǎo)通電流尖峰的減小或消除以及較慢的漏源電壓上升速度都會(huì)減少EMI。一般而言，這就允許減少EMI濾波器的使用數(shù)量，從而降低電源成本。

　　結(jié)語(yǔ)

　　利用準(zhǔn)諧振技術(shù)可以協(xié)助設(shè)計(jì)人員實(shí)現(xiàn)這些目標(biāo)。準(zhǔn)諧振或谷底開(kāi)關(guān)能減輕MOSFET的壓力，從而提高其可靠性。利用準(zhǔn)諧振技術(shù)，由于波形的諧波含量降低，電源的EMI因此得以減少。