高電源抑制的基準(zhǔn)源的設(shè)計(jì)方案

　　2.2 溫漂仿真

　　圖5為不同工藝角下的溫漂仿真。仿真結(jié)果表明，此電路可以達(dá)到ref-45 ppm、bg-7.5 ppm的低溫漂。實(shí)際電路存在器件的不匹配和誤差等，雖然達(dá)不到理論上的溫漂，但通過仔細(xì)布版、修調(diào)帶隙核心電路中Rc1、Rc2，可以達(dá)到較低的溫漂。

　　2.3 PSR的仿真

　　圖6為工藝角tt，vcc=8.5V，t=27℃時(shí)的PSR的仿真，此基準(zhǔn)對(duì)電源干擾的抑制能力較強(qiáng)，4.75V輸出電壓在工作頻率60 k左右時(shí)的PSR達(dá)到了-75.1 dB，能有效抑制由半橋產(chǎn)生的震蕩；而且對(duì)來自數(shù)字部分的高頻震蕩也有較強(qiáng)的抑制能力。

　　表1為輸出電壓bg在不同工藝角下的PSR的仿真結(jié)果，本電路在不同工藝角下都能在高電源干擾的芯片中正常工作。

　　3 結(jié)論

　　本文通過結(jié)合LDO與Brokaw基準(zhǔn)核心，設(shè)計(jì)出了高PSR的帶隙基準(zhǔn)，此帶隙基準(zhǔn)輸出的1.186 V電壓的低頻PSR為-145 dB，最高PSR為-36 dB，溫漂可以達(dá)到7.5 ppm，適用于電子鎮(zhèn)流器芯片。本設(shè)計(jì)還優(yōu)化了啟動(dòng)部分，使新的帶隙基準(zhǔn)可以在短時(shí)間內(nèi)順利啟動(dòng)。此電路根據(jù)需要還可以修改基準(zhǔn)核心中的Rc3、Rc4，采用多段電阻分壓方式，以輸出多種參考電壓，方便靈活定制芯片。

　電子鎮(zhèn)流器的供電方式為半橋輸出接穩(wěn)壓管給芯片供電，其輸出電壓為高壓正弦波（50～100 kHz），加之芯片內(nèi)數(shù)字部分的干擾，這就給芯片的電源帶來較大的干擾。因此對(duì)芯片內(nèi)基準(zhǔn)的中頻PSR（Power Supply Rejection，電源抑制）有較大要求。本文從此角度在Brokaw帶隙基準(zhǔn)的基礎(chǔ)上進(jìn)行改進(jìn)，采用LDO與基準(zhǔn)的級(jí)聯(lián)設(shè)計(jì)來增加其PSR。

　　1 電路結(jié)構(gòu)

　　1.1 基準(zhǔn)核心

　　目前的基準(zhǔn)核心可以有多種實(shí)現(xiàn)方案：混合電阻，Buck voltage transfer cell，但是修調(diào)復(fù)雜，不宜工業(yè)化。本設(shè)計(jì)采用Brokaw基準(zhǔn)核心，其較易實(shí)現(xiàn)高壓基準(zhǔn)輸出，并且其溫漂、PSR及啟動(dòng)特性均較好。本文采用的改進(jìn)的Brokaw基準(zhǔn)核心的結(jié)構(gòu)如圖1所示。

　　對(duì)此核心的分析：

　　三極管的輸出電流公式：

　　其中I是三極管射極電流，Is與射極面積成正比，n為一常數(shù)，取1。這里，取VQC2：VQC1=8：1，因此Is2=8xIs1，又I1=I2，分別代入（1）并相除，整理得：

　　其中Vbe1是負(fù)溫度系數(shù)，Vt是正溫度系數(shù)，RC2與RC1是同類電阻，溫度系數(shù)相抵消，選擇合理的RC2／RC1，就可以得到一階補(bǔ)償為0的基準(zhǔn)電壓，可以很好的滿足本芯片的要求。

　　在電流鏡的選取上，采用威爾遜電流鏡，精度高，不需外加偏置電路，因此電源抑制比較高。輸出管采用mos管，對(duì)VQC5、VQC1支路電路影響小。通過增加MC1，使VQC2和VQC1的集電極電位相近，減小誤差。

　　產(chǎn)生的Vref為4.75 V，在放大電壓的同時(shí)，PSR、溫漂均放大了4倍，即PSR升高了12 dB（在隨后的仿真波形中可以看到）。