Blackfin處理器低功耗設計

3 片內(nèi)外設控制
系統(tǒng)設計中不是所有外設都能用到，而系統(tǒng)具體運行過程中，有些外設也不需要一直工作。所以，在適當?shù)臅r候可以通過禁用不使用的外設來降低系統(tǒng)的功耗。Blackfin535有專門的外設時鐘寄存器(PLL_IOCK)，統(tǒng)一控制所有外設的時鐘，禁用某外設只需要將PLL_IOCK中對應位置0即可。Blackfin533／532／531沒有這種統(tǒng)一的時鐘控制寄存器，只能通過每個外設的控制寄存器來使能或禁用外設。

4 內(nèi)核電壓控制
Blackfin系列處理器通過片內(nèi)的調(diào)壓器可以將外部的2．2～3．6 V的供電電壓轉換成0．85～1．2 V，為內(nèi)核供電。由于功耗與電壓的平方成正比，降低內(nèi)核電壓可有效降低系統(tǒng)功耗。片內(nèi)的調(diào)壓器需要搭配一定的外部電路才能實現(xiàn)其調(diào)壓功能，外部電路圖3所示。

VDDEXT為I／O供電電壓，VDDINT為內(nèi)核供電電壓，VROUT為外部FET／BJT驅動，用于控制開關頻率。
通過調(diào)壓器控制寄存器(VR_CTL)的VLEV(4～7位)來設置內(nèi)核電壓值，VLEV與電壓值的對應關系，如表5所示。

修改VR_CTL的VLEV值可將內(nèi)核電壓控制在0．8～1．2 V，也可以將內(nèi)核供電完全關閉，即將VR_CTL中的FREQ(O～1位)設置為00，此時內(nèi)核時鐘和系統(tǒng)時鐘都會停止工作，而內(nèi)核電壓為0。修改內(nèi)核工作電壓的程序段需要放在對PLL_CTL設置程序之后執(zhí)行。