低輸入電壓DC-DC升壓轉(zhuǎn)換器的啟動電路

2 啟動電路功能模塊設計
2．1 振蕩器
在較低電源電壓下，結(jié)構(gòu)復雜的振蕩器不能理想工作。因此，2個振蕩器均采用結(jié)構(gòu)簡單的環(huán)形振蕩器。環(huán)形振蕩器由3個或更多奇數(shù)個反相器首尾相接構(gòu)成。設反相器傳輸延遲為tpd，反相器級數(shù)為N，上升時間為tr，下降時間為tf，則發(fā)生振蕩的條件是：2Ntpd>>(tr+tf)。如果不能滿足振蕩條件，振蕩器前后輸出波形將相互疊加，最終衰減為零。振蕩周期T=2Ntpd，反相器的傳輸延遲時間為：

式中，kp=μpCoxWp／Lp；kn=μnCoxWn／Ln；CL為反相器的負載電容，包括反相器本身的寄生電容，連線電容和負載電容。
環(huán)形振蕩器結(jié)構(gòu)簡單，可以實現(xiàn)高頻振蕩。但是振蕩頻率不可控，隨電源電壓變化顯著。這是因為，電源電壓的升高直接影響著反相器充放電電流的大小。當電壓升高，充放電電流增大，縮短了充放電時間，使振蕩頻率增大。通過在振蕩器中加入RC延遲環(huán)節(jié)，方便調(diào)節(jié)振蕩頻率。
OSCl原理圖及其內(nèi)部反相器結(jié)構(gòu)如圖2所示。因為振蕩器OSCl的頻率隨Vdd變化明顯，如果只使用一個振蕩器，最終頻率將達到初始頻率10倍以上，增大電路功耗，所以電路中采用2個振蕩器。當Vdd上升到可以保證0SC2正常工作，頻率輸出穩(wěn)定時，關(guān)斷OSCl，改用OSMC2控制功率管。所以OSCl的最前面一級反相器用或非門充當。當ctrl2為低電平時，OSCl正常工作；當ctrl2為高電平時，OSCl的輸出恒為低電平，這樣就實現(xiàn)了對OSCl的關(guān)斷控制。

理想MOS模型中，柵-源電壓等于或小于閾值電壓時，器件中無電流。實際上，當Vgs接近VTH時柵極和襯底之間會產(chǎn)生弱反型層，并有一定的源漏電流，與Vgs呈指數(shù)關(guān)系，這種效應稱為亞閾值導電。當Vds大于200 mV左右時，這一效應可表示為：

式中，VTH=kT／q；ζ>l，為非理想因子。
在低壓電路中，因為MOS器件不能理想導通而工作于飽和區(qū)，所以亞閾值導電的特性得到廣泛應用。振蕩器OSCl內(nèi)部反相器在Vdd=0．8 V時，由于|Vgs5|略小于|VTHP5|，VMps工作在亞閾值區(qū)，ID5很小，通過電流源的鏡像作用，ID6=nID5。選擇較大的n值，增大VMn4負載，實現(xiàn)輸入到輸出的反相功能。0SC2采用普通的CMOS反相器構(gòu)成。同樣加入RC延遲環(huán)節(jié)。使得振蕩頻率可控。
2．2 反饋控制電路
如前所述，反饋控制電路輸出2個邏輯相反的控制信號，用于選擇功率管的控制信號。反饋控制電路如圖3所示，其中，Vfb是由電阻R1和VMn4對Vdd分壓得到的，可近似為：

在電路啟動階段，VMn4截止，Ron4→+∞，Vfb輸出高電平，ctrl1經(jīng)過5級反相器輸出為低電平，ctrl2為高電平，此時高電平為0．8 V。隨著Vdd的增大，最終使ctrl1和ctrl2的狀態(tài)發(fā)生翻轉(zhuǎn)，從而實現(xiàn)電路控制。Vfb的翻轉(zhuǎn)點電壓可通過改變R1的阻值以及VMn4的寬長比來改變。

3 啟動電路整體電路
啟動電路原理如圖4所示。在電路的啟動階段，反饋控制電路的輸出是ctrl=“l(fā)”，ctrl2=“0”，VMp1和VMp2截止，即便0SC2產(chǎn)生振蕩信號，也無法通過選通電路而作用在功率管柵極上。VMp4受ctrl2控制處于長導通狀態(tài)。

振蕩器OSCl可以在低輸入電壓下工作，輸出方波振蕩信號，初始振蕩頻率較低，且隨著Vdd的升高而逐漸變大。當振蕩信號為低電平VL時，VMp3導通，下拉出一個比較大電流，通過VMp4管，對電容C1充電，使C1在該周期獲得壓降△V；當振蕩信號變?yōu)楦唠娖絍H時，VMp3截止，停止對C1充電。利用電容電荷不能突變的原理，功率管VMp4的柵電壓上升為VA+△V；如此反復數(shù)個周期后，VMp3柵電壓峰值逐漸上升，達到并逐漸高于VMn3閾值電壓，實現(xiàn)了功率管的導通與關(guān)斷，外接電感可以在功率管的控制下，完成電能的儲存和釋放，使Vdd逐漸升高。