高性能片內(nèi)集成CMOS線性穩(wěn)壓器設(shè)計(jì)
設(shè)計(jì)可從輸出壓降VDROP和最大負(fù)載電流開(kāi)始,并由此定義功率管的參數(shù),再定義微分器參數(shù),然后確定差分運(yùn)放的參數(shù),最后選擇補(bǔ)償電容Cf3。圖5給出了三種負(fù)載條件下的電路Spice仿真結(jié)果,在溫度-25度到75度范圍內(nèi),無(wú)偏外電容線性穩(wěn)壓器的環(huán)路增益帶寬大于1MHz條件下,其相位裕度可超過(guò)50度。而對(duì)于較小的負(fù)載電容.環(huán)路的單位增益帶寬與電路的穩(wěn)定性都將得到提高。本文引用地址:http://www.ex-cimer.com/article/181155.htm
3 仿真結(jié)果分析
整個(gè)LDO的設(shè)計(jì)可采用SMIC 0.13μm CMOS工藝實(shí)現(xiàn)。面積為0.22 mm2,靜態(tài)電流為300μA,片內(nèi)電容為100 pF,版圖的大部分面積為片內(nèi)電容和功率管。在負(fù)載瞬態(tài)電流從0~50 mA變化,且電流上升下降時(shí)間為1 μs的條件下,就會(huì)出現(xiàn)圖6所示的仿真結(jié)果。
由圖6可見(jiàn),當(dāng)負(fù)載電流從0~50 mA瞬態(tài)變化時(shí),輸出電壓紋波分別為84 mV和59mV,鎖定時(shí)間大約為4μs。當(dāng)負(fù)載電流從10~50 mA瞬態(tài)變化時(shí),輸出紋波小于20 mV。穩(wěn)壓器的開(kāi)啟時(shí)間小于1O μs。而在負(fù)載為電流為10 mA,電源上加輸入正弦信號(hào)時(shí),其線性穩(wěn)壓器的電源抑制比(PSRR)為100 kHz頻率下為-50 dB,在1 kHz頻率下為-53 dB。
4 結(jié)束語(yǔ)
仿真結(jié)果表明,本文所提的無(wú)片外電容線性穩(wěn)壓器在犧牲了一部分靜態(tài)功耗的情況下,可在同類產(chǎn)品中表現(xiàn)出良好的瞬態(tài)響應(yīng)和穩(wěn)定性,且其片內(nèi)電容可以隨著負(fù)載電容的增大而減小。因此,在保證環(huán)路穩(wěn)定性的條件下,負(fù)載電容可以在一個(gè)較大范圍內(nèi)變化。本文所提出的無(wú)片外電容線性穩(wěn)壓器可以簡(jiǎn)化和降低測(cè)試板和封裝的設(shè)計(jì)與成本。故可廣泛應(yīng)用于片上系統(tǒng)的設(shè)計(jì)。
評(píng)論