一種12位25MS /s采樣保持電路設計

運放的第一級為“套筒式”共源共柵結構，使用NMOS管作為輸入管，可以使運放的速度達到最大，因為NMOS管比PMOS管有更高的遷移率和截止頻率；第二級采用共源級輸出，以提供最大的擺幅和驅(qū)動能力。兩級中的補償采用米勒補償，與一般的米勒補償相比，采用共源共柵結構的米勒補償更能提高單位增益帶寬。

由于所選用的運算放大器電路為全差分結構，在全差分的跨導運算放大器中，為了穩(wěn)定直流共模輸出電壓，通常采用共模反饋電路(CMFB)，運放共模反饋電路結構如圖4所示，電路采用開關電容結構。由于反饋電路采用無源元件(電容)和開關組成，運算放大器的輸出電壓不受共模檢測電路的限制，并且反饋電路不消耗靜態(tài)直流功耗。其中Vcm和Vbn為偏置電壓，當時鐘為Ck1有效時，左邊兩個電容組成的左半支路的電容兩端分別接Vcm和Vbn復位，右半支路的兩個電容工作產(chǎn)生共模反饋電平CMFB。當時鐘為Ck2有效時相反，左半支路工作產(chǎn)生共模反饋電平CMFB，右半支路復位。其中4個電容取值均為0.2pF，所有開關實現(xiàn)均為CMOS開關。

3.3 采樣電容的確定

對于12位精度的A／D轉(zhuǎn)換器來說，其信噪比(SNR)應大于76dB。SNR取決于信號擺幅均方值于等效輸入噪聲均方值之比。本文設計采用SMIC 0.25μm標準數(shù)字CMOS工藝進行設計，電源電壓為2.5V單電源，所選取的直流共模偏置為1.2V，信號擺幅為±1.5V。為達到76dB的SNR，采樣電容值應大于0.5pF。為留有足夠的余量，選取采樣電容C5=Cf=1.5pF。