TLM驅(qū)動(dòng)式的新方案探討

對(duì)TLM IP的功能驗(yàn)證可應(yīng)對(duì)驗(yàn)證吞吐量的爆發(fā)

TLM IP驗(yàn)證相對(duì)RTL驗(yàn)證具有很多優(yōu)勢(shì)。首先，仿真運(yùn)行更快——相對(duì)RTL仿真有數(shù)量級(jí)的提升，從而允許驗(yàn)證更多功能性實(shí)例。同時(shí)，在TLM抽象級(jí)別上進(jìn)行的調(diào)試比RTL調(diào)試更容易、更快速。

通過(guò)在更高抽象級(jí)別上編碼，TLM IP需要的代碼行更少，bug也更少。功能性bug在設(shè)計(jì)早期就能被發(fā)現(xiàn)和解決。因而可大幅減少驗(yàn)證工作的總體投入。

在TLM抽象級(jí)別上，定位和理解bug更容易，修正bug也更容易，原因是需要處理的詳情更少。TLM流程允許在最合適的抽象級(jí)別來(lái)驗(yàn)證各關(guān)注重點(diǎn)，如TLM用來(lái)驗(yàn)證功能、信號(hào)級(jí)驗(yàn)證用于驗(yàn)證接口等。

TLM驗(yàn)證流程始自算法功能驗(yàn)證，允許用軟件進(jìn)行功能驗(yàn)證，然后轉(zhuǎn)向TLM功能驗(yàn)證(見(jiàn)圖2)。通過(guò)C-to-Silicon Compiler的編譯，用戶可轉(zhuǎn)向微架構(gòu)RTL驗(yàn)證和RTL到門級(jí)等效性檢查。除支持仿真很快的非定時(shí)建模外，TLM還允許用戶進(jìn)行改進(jìn)，逐漸包含微架構(gòu)詳情，并改進(jìn)時(shí)序精確性。

軟硬件協(xié)同驗(yàn)證及早期軟件開(kāi)發(fā)

TLM模型抽象級(jí)別高、執(zhí)行快，足夠執(zhí)行切實(shí)可行的軟硬件協(xié)同仿真。設(shè)計(jì)師能將嵌入式軟件與TLM硬件模型進(jìn)行協(xié)同仿真，來(lái)檢查軟硬件依賴性，并對(duì)依賴于硬件的軟件進(jìn)行早期調(diào)試。有可能將這些技術(shù)當(dāng)做對(duì)軟硬件交互的隨機(jī)化激勵(lì)與覆蓋進(jìn)行應(yīng)用。

用于早期軟件開(kāi)發(fā)和調(diào)試的虛擬平臺(tái)可能包含由SystemC TLM模型組成的子系統(tǒng)。得益于它們的快速執(zhí)行，為創(chuàng)建硬件設(shè)計(jì)而開(kāi)發(fā)的模型也可用來(lái)加速軟件設(shè)計(jì)。

支持TLM和RTL混合驗(yàn)證

在SoC級(jí)別需要TLM和RTL混合功能驗(yàn)證，是因?yàn)橛写罅繉⒈粡?fù)用的遺留RTL IP，且仍有必要針對(duì)設(shè)計(jì)各部分進(jìn)行詳細(xì)RTL功能驗(yàn)證。某些驗(yàn)證任務(wù)將只能在RTL上才能完成，包括針對(duì)存儲(chǔ)器存取順序或狀態(tài)遷移覆蓋等屬性的微架構(gòu)結(jié)構(gòu)驗(yàn)證。

由于大部分驗(yàn)證工具如驗(yàn)證計(jì)劃(vPlan)、開(kāi)放驗(yàn)證方法學(xué)(OVM)驗(yàn)證組件、testbench、序列、測(cè)試、檢查和覆蓋等在各種抽象級(jí)別都能復(fù)用，因此TLM/RTL混合信號(hào)驗(yàn)證也變得更容易實(shí)現(xiàn)。功能驗(yàn)證規(guī)劃與管理跨TLM與RTL兩個(gè)級(jí)別，允許團(tuán)隊(duì)在混合級(jí)別設(shè)計(jì)中的各級(jí)別上對(duì)驗(yàn)證進(jìn)行跟蹤和控制，并在需要時(shí)對(duì)結(jié)果進(jìn)行整合，確保了整體品質(zhì)。

用于SystemVerilog的OVM已得到擴(kuò)充，可支持包括e與SystemC在內(nèi)的多種語(yǔ)言。OVM庫(kù)也支持TLM。目前，OVM方法學(xué)描述正在進(jìn)行擴(kuò)充，以顯示怎樣在一個(gè)綜合性回歸解決方案中整合TLM和RTL模型。這將有助于創(chuàng)建工作于多語(yǔ)言、TLM/RTL混合驗(yàn)證環(huán)境的驗(yàn)證IP(VIP)。

多級(jí)功能驗(yàn)證testbench基于事務(wù)，當(dāng)它連接到基于RTL的IP、總線或接口時(shí)，需要一個(gè)事務(wù)處理器在事務(wù)級(jí)域和管腳精確的RTL域之間進(jìn)行轉(zhuǎn)換。類似地，需要事務(wù)處理器將TLM IP塊連接到RTL IP塊上的總線或接口?；赥LM的方法學(xué)必須考慮，這些事務(wù)處理器該怎樣工作，以獲得混合TLM/RTL驗(yàn)證的最大收益。有些事務(wù)處理器可通過(guò)購(gòu)買取得，而有些則是專有的，由項(xiàng)目團(tuán)隊(duì)創(chuàng)建，并作為驗(yàn)證庫(kù)組件進(jìn)行管理。

很多項(xiàng)目實(shí)現(xiàn)TLM僅僅是為了新IP，從而逐漸建立起一個(gè)TLM IP庫(kù)，許多團(tuán)隊(duì)針對(duì)新的IP采用了TLM的方法學(xué)，并且逐漸豐富TLM IP庫(kù)，而有些團(tuán)隊(duì)在事關(guān)成敗的關(guān)鍵項(xiàng)目中采用了TLM方法學(xué)，用于所有重要的IP模塊。最終，SoC的所有IP黃金源碼都來(lái)自于TLM級(jí)。在這些情況下，品質(zhì)、效率及容易調(diào)試的優(yōu)點(diǎn)將比TLM/RTL混合項(xiàng)目中更加明顯。SoC TLM功能驗(yàn)證，包括SoC級(jí)架構(gòu)分析和優(yōu)化，將可能實(shí)現(xiàn)。

從TLM到RTL驗(yàn)證進(jìn)行VIP復(fù)用

VIP復(fù)用現(xiàn)已成為主流，因?yàn)閯?chuàng)建高質(zhì)量驗(yàn)證環(huán)境的時(shí)間經(jīng)常超過(guò)創(chuàng)建設(shè)計(jì)IP本身的時(shí)間。標(biāo)準(zhǔn)協(xié)議的廣泛使用推動(dòng)了商業(yè)VIP市場(chǎng)的快速發(fā)展。當(dāng)前，大部分VIP是寄存器傳輸級(jí)的。由TLM得到的VIP也將有一定需求，但必須可復(fù)用于TLM/RTL混合功能驗(yàn)證。

在RTL功能驗(yàn)證中，使用約束隨機(jī)激勵(lì)生成的先進(jìn)testbench占據(jù)了主導(dǎo)地位。由TLM得到的VIP在用于TLM、TLM/RTL混合及RTL功能驗(yàn)證的testbench中應(yīng)該都是可操作的。這樣的VIP需允許指標(biāo)驅(qū)動(dòng)式驗(yàn)證的應(yīng)用，因?yàn)榭蛻魰?huì)在驗(yàn)證抽象的所有級(jí)別上使用覆蓋指標(biāo)。最后，對(duì)于和架構(gòu)及軟件工程團(tuán)隊(duì)工作密切相關(guān)的驗(yàn)證團(tuán)隊(duì)，輔助的嵌入式軟件和定向測(cè)試也是必需的。