使用采樣保持技術(shù)實現(xiàn)運算放大器建立時間測定

引言

現(xiàn)代高速運算放大器 (op amps) 的建立時間都為幾納秒左右。這個時間是如此的短暫。因此，要想在某個合理誤差范圍內(nèi)對其進行測定，不僅僅對自動測試設(shè)備（ATE）是一個難題，即使在工作臺上也難以完成。今天的運算放大器產(chǎn)品說明書中，常常以模擬值的形式給出產(chǎn)品的建立時間數(shù)據(jù)，原因是在工作臺上對其進行測試需要安裝更多硬件設(shè)備，而這會增加測定的成本和難度。傳統(tǒng)的高速示波器僅有一個10比特模數(shù)轉(zhuǎn)換器，限制了測量分辨率（最大0.1%）。

本文將介紹一種新方法，其經(jīng)過證明可以有效地完成這些測量工作。它是一種相對低成本、簡單的建立時間測量方法。這種方法把準(zhǔn)確性和精確度建立在波形生成器和采樣保持電路的相對速度上。
受測器件的步進輸入

本文中，建立時間是指使用某個理想步進輸入，到受測器件（DUT）進入并維持在某個規(guī)定誤差范圍（終值對稱）內(nèi)的時間。理想步進輸入很容易在模擬中產(chǎn)生得到，但在實驗室中卻沒有能夠產(chǎn)生理想步進波形的儀器設(shè)備。即使在理想條件下，過阻尼和高阻尼儀器的輸出可能需要一些RC時間常量，以單調(diào)地穩(wěn)定在0.1%終值范圍以內(nèi)。

對于一些欠阻尼系統(tǒng)而言，步進波形會超出終值，并且可能會出現(xiàn)振鈴。實際上，即使是高阻尼系統(tǒng)也會有欠阻尼現(xiàn)象。一般而言，步進波形下降越快，過沖和振鈴也就越多。之后，這種非理想狀況傳播至受測器件的測量輸出波形。幸運的是，利用計算機日志記錄輸入和輸出數(shù)據(jù)，通過排列這兩種數(shù)據(jù)并用輸出減去輸入便可實現(xiàn)輸出標(biāo)準(zhǔn)化（受測器件使用同相單位增益配置）。
平底脈沖生成器

波形生成器降沿用作受測器件的輸入時，可以使用一個平底脈沖生成器（FBPG）來平整生成信號的低壓電平。平底脈沖生成器將降電壓鉗制接地，代價是出現(xiàn)更大的過沖。這樣便讓測試工程師能夠通過測試裝置調(diào)節(jié)平衡實現(xiàn)一定程序的控制。同樣，我們可以使用平頂脈沖生成器來平整高壓電平。

圖 1 顯示了兩個背靠背放置的高速齊納二極管，每個二極管都有一個單獨、可調(diào)節(jié)電源。一般原則是，按照如下順序啟動裝置：調(diào)節(jié)R_supply，

獲得D1/D2連接5V電壓，然后調(diào)節(jié)V_generator輸出電壓，讓其在2V高壓和-5V低壓之間擺動。這樣便可在2V_pp高壓電平和0V低壓電平下對輸出進行偏置。當(dāng)V_generator為高時，D2關(guān)閉，D1開啟。在此期間，輸出電壓成為D1正向電壓（V_supply）的函數(shù)，同時也是流經(jīng)R_supply和D1電流量的函數(shù)。當(dāng)輸入為低時，D1關(guān)閉，D2開啟。在此期間，輸出電壓擺至接地電壓，同時其轉(zhuǎn)換速率與流入相應(yīng)電阻器R3的電流大小成正比例關(guān)系。瞬態(tài)響應(yīng)與二極管電容、反向恢復(fù)時間和正向恢復(fù)電壓有關(guān)。

圖 1 平底脈沖生成器 (FBPG)

由于二極管的非線性特性，需使用嚴(yán)密的方程式來計算DC電平和平底脈沖生成器瞬態(tài)響應(yīng)。作為一種替代方法，也可以在軟件（例如：德州儀器公司的TINA-TI™）中模擬這些方程式。假設(shè)脈沖生成器的速度非?？?，則輸出波形的降時間和過沖與二極管的速度和恢復(fù)時間有關(guān)，同時也與寄生電容和安裝平底脈沖生成器的印刷電路板（PCB）的電感有關(guān)。換句話說，設(shè)計人員應(yīng)該選擇最快速、最健壯的二極管，并在將平底脈沖生成器用于高速波形生成時遵循優(yōu)秀PCB布局原則。
建立時間測量的采樣保持方法

就這里介紹的例子而言，我們選擇使用TI的OPA615（見圖2）來實現(xiàn)建立時間測量的采樣保持（S/H）功能，這是因為：它擁有寬帶運算跨導(dǎo)放大器（OTA），針對低輸入偏置電流進行了優(yōu)化；另外，它還擁有快速、精確的采樣OTA（SOTA），其同時起到一個比較器和緩沖器的作用。當(dāng)保持控制引腳為高時，通過SOTA在電容器（C_HOLD）上對模擬輸入（V_IN）采樣。當(dāng)保持控制引腳變低時，C_HOLD電壓在輸出（V_OUT）端得到保持和反射。采樣期間，C_HOLD電壓被調(diào)節(jié)至輸入實時電壓電平。如果輸入和C_HOLD之間的差異較大，并且采樣時間僅為幾納秒，則要求高轉(zhuǎn)換速率。保持期間，C_HOLD電壓始終充電/放電，原因是其漏電流和OTA所需的偏置電流。電流反饋環(huán)路可確保SOTA轉(zhuǎn)換速率足以捕獲V_IN的正確電壓電平。