一種帶有增益提高技術(shù)的高速CMOS運(yùn)算放大器設(shè)計(jì)
加入技術(shù)交流群
增益提高輔助運(yùn)放也采用了兩個(gè)全差分折疊式共源共柵結(jié)構(gòu)，既可以減少電路的面積和功耗，又減少電路內(nèi)部節(jié)點(diǎn)的電容。在輔助運(yùn)放Ao的輸出端添加兩個(gè)補(bǔ)償電容C0和C1，用以消除在主運(yùn)放單位增益帶寬附近產(chǎn)生的零極點(diǎn)對(duì)其中，由于Ao必須工作在較高的共模電壓下，故選擇NMOS管作為運(yùn)放的差分輸入管，相反，Ao是以PMOS作為差分輸入管。以Ao為例，如圖4所示，NMOS輸入管接M9、M10的漏極，經(jīng)過(guò)放大后輸出到M7和M8的柵極，Ao只需提供M7，M8飽和工作所需的共模電平，因而不需要大的擺幅。同時(shí)由于M7和M8的柵極電容構(gòu)成了Ao的容性負(fù)載，所以2個(gè)管子不能太大。輔助運(yùn)放如圖3所示。Ao的拓?fù)浣Y(jié)構(gòu)和Ap類似，但采用PMOS管作為輸入對(duì)管。
由于輔助運(yùn)放主要為主運(yùn)放提供增益上的改善，不需要太快的速度和建立時(shí)間，因此它的尾電流一般為主運(yùn)放電流的1／10～1／4，大大降低了整個(gè)電路的功耗和面積。且由于增加了增益提高輔助運(yùn)放、即使采用最小尺寸也很容易實(shí)現(xiàn)100dB以上的增益，因此主運(yùn)放中各MOS管均采用最小尺寸，這也可以有效地提升非主極點(diǎn)的位置，而輔助運(yùn)放則不需要使用最小尺寸。
1．4 共模反饋
因?yàn)椴捎萌罘纸Y(jié)構(gòu)，放大器的輸出共模特性對(duì)器件的不匹配非常敏感，由于放大器的輸出阻抗較高，很小的電流偏差也會(huì)使作為電流源的MOS管進(jìn)入線性區(qū)而不能正常工作，且此情況不能通過(guò)差動(dòng)反饋進(jìn)行遏制，所以必須在輸出端增加共模反饋電路(CMFB)來(lái)改善輸出特性。
由于本設(shè)計(jì)的運(yùn)放要應(yīng)用于Pipelined ADC中，故主運(yùn)放采用開(kāi)關(guān)電容(SC)共模反饋，如圖5所示。開(kāi)關(guān)電容共模反饋電路工作在兩相不交疊時(shí)鐘下，當(dāng)phi2為高電平時(shí)，C2充電到Vref-Vhias。而當(dāng)phi1為高電平時(shí)，C1與C2相連，C2進(jìn)行放電，從而決定C1上的電壓值。共模反饋電路產(chǎn)生的調(diào)節(jié)信號(hào)CMFB則由C1通過(guò)反饋回路產(chǎn)生。使用開(kāi)關(guān)電容共模反饋電路既町以節(jié)省功耗，又使取樣電路不會(huì)限制主運(yùn)放的輸出百幅。本文引用地址：http://www.ex-cimer.com/article/186166.htm
但是，開(kāi)關(guān)電容共模反饋電路并不適合兩個(gè)增益提高輔助運(yùn)放。因?yàn)閮蓚€(gè)輔運(yùn)放負(fù)載電容較小，若采用開(kāi)關(guān)電容共模反饋，電容會(huì)更小，導(dǎo)致電路精度下降。且輔運(yùn)放不需要大的輸出擺幅，故文中對(duì)輔運(yùn)放采用傳統(tǒng)的連續(xù)時(shí)間共模反饋。
1．5 三支路基準(zhǔn)電流源
為提高CMOS集成電路中電流基準(zhǔn)的精度和穩(wěn)定性，一個(gè)具有高PSRR的基準(zhǔn)電流源是必需的。由于傳統(tǒng)的電流基準(zhǔn)以及共源共柵電流基準(zhǔn)的節(jié)點(diǎn)電壓正反饋限制了電流基準(zhǔn)的性能，三支路基準(zhǔn)電流源如圖6所示。
此結(jié)構(gòu)由于節(jié)點(diǎn)電壓成負(fù)反饋，擁有更高的PSRR。該基準(zhǔn)電流源的輸出電流為：
可以看出：其輸出電流與系統(tǒng)的電源電壓無(wú)關(guān)而只與調(diào)節(jié)電阻Rs有關(guān)，通過(guò)調(diào)節(jié)合適的Rs的阻值，即可得到精確的基準(zhǔn)電流。故本文采用三支路電路基準(zhǔn)源的設(shè)計(jì)，而偏置電路采用低壓寬擺幅共源共柵結(jié)構(gòu)。
評(píng)論