PLL-VCO制作方法介紹

VCO電路的設(shè)計(jì)
VCO電路為使用上章的備注欄所介紹的庫(kù)拉普振蕩電路。
將線圈與電容組合，使達(dá)到設(shè)計(jì)規(guī)格的40M~60MHz。
線圈為使用FCZ50-10S。此一線圈的標(biāo)準(zhǔn)電感量為0.68μH，但是，在此將鐵芯做稍微調(diào)偏，使電感量減小。
所組合的可變電容二極管為使用1SVl6l。圖6所示的為1SV161所加上的電壓：電容量的VR-C特性。1SV16l為CATV調(diào)諧器的電子調(diào)諧用，其容量變化比為Cmin(VR=2V)/Cmax(VR=25V)=10.5。此所使用的可變電容的控制電壓(逆向電壓VR)為在1~8V的范圍。

(為了能夠做寬廣范圍的諧振頻率設(shè)定，選擇容量比較大的可變電容二極管。頻率范圍為數(shù)MHz時(shí)，可將串聯(lián)的電容器由1000pF變更為100pF。)

PLL-VCO基板的制作輿調(diào)整
圖7所示的為所制作的PLL-VCO印刷電路基板。圖(a)為零件配置圖，圖(b)為印刷電路基板圖樣。將PLL用IC，VCO，緩沖放大器配置在一塊印刷電路基板上。
從PLL用IC會(huì)產(chǎn)生數(shù)字電路的噪聲，因此，應(yīng)該將PLL部與VCO電路，緩沖放大器使用個(gè)別的基板作成；但是，在此為混合在一個(gè)基板上。
在此一基板上，使用接地銅箔將PLL用IC與其它高頻電路分離，并且將電源也成為個(gè)別系統(tǒng)，以減少數(shù)字電路的影響。
VCO電路與緩沖放大電路的銅箔也使用稍粗的圖樣。
調(diào)整的步驟如下所述。
▲將PLL鎖栓
PLL-VCO電路為受到反饋控制的狀態(tài)，稱之為鎖栓(Lock)。首先，假設(shè)數(shù)字設(shè)定SW的顯示為5000。此時(shí)，如果PLL被鎖栓，則MC145163P的LD端子（28端子）會(huì)成為″H″輸出，LED會(huì)發(fā)光。PLL-VCO基板的制作輿調(diào)整
圖7所示的為所制作的PLL-VCO印刷電路基板。圖(a)為零件配置圖，圖(b)為印刷電路基板圖樣。將PLL用IC，VCO，緩沖放大器配置在一塊印刷電路基板上。
從PLL用IC會(huì)產(chǎn)生數(shù)字電路的噪聲，因此，應(yīng)該將PLL部與VCO電路，緩沖放大器使用個(gè)別的基板作成；但是，在此為混合在一個(gè)基板上。
在此一基板上，使用接地銅箔將PLL用IC與其它高頻電路分離，并且將電源也成為個(gè)別系統(tǒng)，以減少數(shù)字電路的影響。
VCO電路與緩沖放大電路的銅箔也使用稍粗的圖樣。
調(diào)整的步驟如下所述。

圖7 PLL-VCO電路的印刷電路基板
(數(shù)字電路與類此電路(高頻率)為混在一起，
但是，利用銅箔配置的設(shè)計(jì)，將兩者分開(kāi)。信號(hào)線為用接地銅箔包圍隔離之。)
如果偏離鎖栓狀態(tài)時(shí)，LD端子會(huì)成為L(zhǎng)脈波輸出，因此，LED會(huì)稍微暗下來(lái)。在偏離鎖栓狀態(tài)下，可以稍微調(diào)整線圈T1，T2的鐵芯，使成為鎖栓狀態(tài)。
接著，如圖8所示，利用高頻率測(cè)試棒檢出輸出端子的電壓，然．后再調(diào)整T2的鐵芯，使電壓成為最大。此一高頻率測(cè)試棒可以使用第8章所制作的。
▲振蕩頻率范圍調(diào)整
此為振蕩頻率范圍為45M~55MHz的調(diào)整例子。將數(shù)字設(shè)定用SW設(shè)定為4500，調(diào)整T1的鐵芯，使可變電容二極管的電壓Vr成為2V。
接著，將數(shù)字設(shè)定用SW設(shè)定為5500，確認(rèn)Vr是否成為4~6V。
圖9所示的為連接470Ω的負(fù)載，將T2的諧振點(diǎn)調(diào)整至52MHz，觀察可變電容二極管的電壓與頻率變化的情形。VCO的振蕩頻率即使在38M~68MHz變化，也會(huì)使頻率鎖栓。
實(shí)際上，振蕩頻率的寬幅為在l0MHz以內(nèi)使用，使T2在中心頻率發(fā)生諧振。
PLL電路廣被使用于AV產(chǎn)品上。而且由于PLL電路的LSI化，使電路制作很簡(jiǎn)單。此所使用的MCl45163P為較容易取得的PLL用IC之一。

圖9 可變電容二極管的電壓與頻率，輸出電壓的關(guān)系
(輸出電壓的變化會(huì)受T2諧振特性的影響。將T2與10pF組合而變化之，諧振電路的Q值愈低，輸出電壓會(huì)愈成為平坦。)