2．4GHz 0．35-μm CMOS全集成線性功率放大器設計

摘要：片上系統(tǒng)射頻功率放大器是射頻前端的重要單元。通過分析和對比各類功率放大器的特點，電路采用SMIC0．35-μmCMOS工藝設計2．4 GHz WLAN全集成線性功率放大器。論文中設計的功率放大器采用不同結構的兩級放大，驅動級采用共源共柵A類結構組成，輸出級采用共源級大MOSFET管組成。電路采用SMIC 0．35-μm RF CMOS模型用Candence公司的spectreRF工具進行模擬。根據(jù)模擬結果，設計的CMOS射頻功率放大器工作穩(wěn)定，在3．3 V工作電壓下，1dB壓縮點輸出功率約為25 dBm，輸入功率0 dBm時，輸出功率為25．22 dBm。
關鍵詞：無線局域網(wǎng)；穩(wěn)定性；負栽線匹配；穩(wěn)定性技術

CMOS工藝由于低功耗，相對其他工藝簡單，在數(shù)字電路設計中優(yōu)勢明顯。近年來，由于CMOS工藝的提高，特征尺寸不斷減小，截止頻率已經(jīng)達到幾十赫茲，完全能滿足RFIC的設計，應用CMOS工藝設計射頻模擬電路成為可能。由于模擬CMOS工藝與數(shù)字CMOS工藝兼容，極大地降低了射頻模擬設計的成本。隨著無線通信的發(fā)展，運行于2．4 GHz的ISM頻段的無線局域網(wǎng)WLAN得到迅速發(fā)展。基于IEEE 802．11b標準的無線局域網(wǎng)由于其11 Mb／s的高傳速率滿足了當前主流用戶的要求，發(fā)展尤為迅速。由于應用CMOS工藝設計射頻模擬集成電路成本的降低和客戶的大量需求，用CMOS工藝實現(xiàn)RFIC設計成為近年來國際上的研究熱點。
隨著CMOS工藝的發(fā)展，特征尺寸不斷減小，CMOS器件的高頻性能得到了提高，同時也給RFIC設計帶來了一些挑戰(zhàn)，如氧化層擊穿電壓降低，電流驅動能力變?nèi)酰r底耦合嚴重等。雖然在一個發(fā)射機中，低噪聲放大器、振蕩器、混頻器已經(jīng)解決了采用CMOS技術的集成問題，但功率放大器的集成問題已成為制約單片集成發(fā)射機設計的主要因素。從耐壓性能考慮，晶體管氧化層耐壓能力的降低，降低了輸出級電壓的擺幅；電子驅動能力的變?nèi)踅档土寺O電流數(shù)值；另外功率放大器的功耗也是限制其難以集成的原因。

1 射頻功率放大器設計
射頻功率放大器分線性和非線性放大器。非線性放大器的效率高，但線性度差，而且結構復雜。本設計采用線性的A類放大器結構，電路簡單，線性度好，有利于設計出穩(wěn)定工作的功率放大器。設計要求電路能夠在2．4GHz中心頻率，帶寬為100 MHz，在輸入功率為0dBm時，輸出功率20 dBin，輸入反射系數(shù)S11-10dB。
1．1 輸入匹配網(wǎng)絡設計
由于晶體管輸入阻抗是復數(shù)，為了實現(xiàn)輸入阻抗與信號源阻抗匹配，必須進行輸入匹配網(wǎng)絡設計。綜合考慮輸入級晶體管和偏置電路的影響，本設計輸入匹配網(wǎng)絡采用T形匹配網(wǎng)絡，通過仿真，輸入端反射系數(shù)達到S11-14dB。
1．2 輸出匹配網(wǎng)絡設計
由于CMOS晶體管受最大承受電壓和最大輸出電流的限制，為了充分利用電壓源提供功率的能力，輸出匹配網(wǎng)絡采用負載線匹配技術，如圖1所示。分析射頻功率放大器的性能要求，確定晶體管最大輸出電流，根據(jù)晶體管的性能確定最大輸出電壓。本次設計首先通過計算確定負載線電阻的大概取值，然后經(jīng)參數(shù)掃描確定最優(yōu)負載線電阻，以此負載線電阻確定輸出匹配網(wǎng)絡各個參數(shù)。經(jīng)過優(yōu)化負載線電阻為6Ω。輸出匹配網(wǎng)絡采用L匹配。

1．3 級間匹配網(wǎng)絡設計
本設計采用A類單端兩級放大結構實現(xiàn)，第一級采用共源共柵結構，共源共柵級特點是高電壓增益，第二級采用共源結構，共源級特點是大擺幅，根據(jù)各級電路特點，分配功率增益；然后根據(jù)功率分配確定第一級的最優(yōu)輸出負載和第二級的最優(yōu)輸入負載。通過測試輸入級的輸出最優(yōu)負載為160Ω，輸出級的最優(yōu)輸入阻抗為10Ω，以此為條件設計級間匹配網(wǎng)絡。