2．4GHz 0．35-μm CMOS全集成線性功率放大器設計

2 射頻放大器電路結(jié)構(gòu)設計
本射頻功率放大器采用兩級設計，電路如圖3所示。第一級的共源共柵結(jié)構(gòu)是模擬電路中常采用的一種電路設計技術(shù)，它能大幅提高輸出阻抗，很大程度上提高電壓增益，降低輸入級的Miller效應，提高輸入和輸出的隔離度，降低晶體管擊穿電壓的壓力，但此結(jié)構(gòu)在一定的擊穿電壓和供電電壓的情況下，降低了輸出電壓擺幅。第二級采用共源結(jié)構(gòu)實現(xiàn)功率放大，這種結(jié)構(gòu)可以充分利用大電壓擺幅，降低對輸出電流的要求，一定程度上減少晶體管的直流損耗。

在放大電路中NM1、NM2、L1、C1構(gòu)成第一級放大，M1、M2組成共源共柵結(jié)構(gòu)，L1在低頻時提供直流偏置，在高頻時與C1諧振，形成高阻抗。如果要L1與M2漏極寄生電容和后級輸入電容諧振，L1無法片上集成，再者電路整體性能變差。L3、L4、C3構(gòu)成T形匹配網(wǎng)絡，提供合理的S11參量，C4起到兩級電路間交流耦合的作用，L5、C5是級間匹配網(wǎng)絡，提供級間最佳功率傳輸。NM3、L2、C2構(gòu)成輸出級，提供大功率輸出，L2、C2在高頻時諧振，提供高輸出阻抗。由于L2只與M3漏極寄生電容諧振，L2很大，占用芯片面積較大，所以另加電容C2，以減少L2的量值。C6是隔直電容，L6、C7是輸出匹配網(wǎng)絡，提供最優(yōu)輸出功。