新型BiCMOS集成運(yùn)算放大器設(shè)計(jì)

　　Aod是在標(biāo)稱電源電壓和規(guī)定負(fù)載下，運(yùn)算放大器工作在線性區(qū)，低頻無(wú)外部反饋時(shí)的電壓增益，Aod的值越大越好。圖4為輸入端V+的電壓波形。由圖可見(jiàn)V+的峰峰值為200 nV，輸入端V-的電壓為0。圖5為輸出波形(在Q3的集電極輸出)。

　　由圖5可見(jiàn)，輸出電壓的峰峰值為：

　　因此開(kāi)環(huán)差模電壓增益為：

　　可以測(cè)量出共模電壓增益：

　　滿足設(shè)計(jì)要求。

　　3 版圖設(shè)計(jì)

　　采用的是以CMOS工藝為基礎(chǔ)的BiCMOS兼容工藝。首先以外延雙阱CMOS工藝為基礎(chǔ)，在N阱內(nèi)增加了N+埋層和集電極接觸深N+注入，用以減少BJT器件的集電極串聯(lián)電阻阻值，以及降低飽和管壓降;其次用P+區(qū)(或N+區(qū))注入，制作基區(qū);再者發(fā)射區(qū)采取多晶硅摻雜形式，并與MOS器件的柵區(qū)摻雜形式一致，制作多晶硅BJT器件。由此可見(jiàn)，這種高速BiCMOS制造工藝原則上不需要增加其他的重要工序。

　　由于基準(zhǔn)電路不易調(diào)整，在設(shè)計(jì)版圖時(shí)將基準(zhǔn)部分外接?；?.5μm CMOS工藝的運(yùn)算放大器版圖如圖7所示。

　　4 結(jié)語(yǔ)

　　該運(yùn)算放大器結(jié)合了CMOS工藝低功耗、高集成度和高抗干擾能力的優(yōu)點(diǎn)，雙極型器件的高跨導(dǎo)，負(fù)載電容對(duì)其速度的影響不靈敏，從而具有驅(qū)動(dòng)能力強(qiáng)的優(yōu)點(diǎn)。該BiCMOS器件在現(xiàn)有CMOS工藝平臺(tái)上制造。該放大器以CMOS器件為主要單元電路，在驅(qū)動(dòng)大電容負(fù)載之處加入雙極器件的運(yùn)算放大器電路，然后在Tanner Por軟件平臺(tái)上完成電路圖的繪制、仿真，并在MCNC 0.5μm CMOS工藝線上完成該電路的版圖設(shè)計(jì)，經(jīng)實(shí)用，運(yùn)算放大器的參數(shù)均達(dá)到了設(shè)計(jì)要求。