基于CAN總線的A320模擬器硬件仿真方案研究
加入技術(shù)交流群
3 CAN節(jié)點(diǎn)通信接口硬件電路設(shè)計(jì)
由于駕駛艙各節(jié)點(diǎn)間的控制邏輯復(fù)雜，數(shù)據(jù)量大，通信頻繁，故對(duì)各節(jié)點(diǎn)主控芯片的存儲(chǔ)容量有較高的要求，且對(duì)CAN總線網(wǎng)絡(luò)中數(shù)據(jù)傳輸?shù)姆€(wěn)定性也有較高要求。選取C80C51F040作主控芯片，因其擁有4 352 B RAM以及64 KB的FLASH，滿足程序應(yīng)用需要。它內(nèi)部集成CAN控制器，它兼容CAN技術(shù)規(guī)范2．0A和2．0B，主要由CAN內(nèi)核、消息RAM(獨(dú)立于CIP51的RAM)、消息處理單元和控制寄存器組成。CAN內(nèi)核由CAN協(xié)議控制器和負(fù)責(zé)報(bào)文收發(fā)的串行／并行轉(zhuǎn)換RX／TX移位寄存器組成。消息RAM用于存儲(chǔ)報(bào)文目標(biāo)和每個(gè)目標(biāo)的仲裁掩碼。這種CAN處理器有32個(gè)隨意配置為發(fā)送和接收的報(bào)文目標(biāo)，并且每一個(gè)報(bào)文目標(biāo)都有自己的識(shí)別掩碼，所有的數(shù)據(jù)傳輸和接收濾波都是由CAN控制器完成，而不是由CIP51完成。C8051F04O所具備的完善的CAN總線控制器和獨(dú)立的CAN信息緩沖區(qū)，可以解決MCU(Micro Control Unit)與CAN總線之間串／并轉(zhuǎn)換、不同節(jié)點(diǎn)間波特率誤差的校正、以及MCU與CAN總線通信的沖突競(jìng)爭(zhēng)和同步等問題，為CAN總線網(wǎng)絡(luò)具有較高穩(wěn)定性提供了可靠的保障。
CAN總線的收發(fā)器選用TI公司的SN65HVD230芯片，該芯片正常模式下的低電流設(shè)計(jì)使得芯片的發(fā)熱量小(典型數(shù)值為370μA)，而且其優(yōu)化的驅(qū)動(dòng)器設(shè)計(jì)使得信號(hào)質(zhì)量得到進(jìn)一步改善；為進(jìn)一步提高系統(tǒng)抗干擾能力，在主控芯片C80C51F040和收發(fā)器SN65HVD230之聞加入光耦6N137進(jìn)行電氣隔離，由于通信信號(hào)傳輸?shù)綄?dǎo)線的端點(diǎn)時(shí)會(huì)發(fā)生反射，反射信號(hào)會(huì)干擾正常信號(hào)的傳輸，因而總線兩端接有終端電阻以消除反射信號(hào)，有效隔離CAN總線上的干擾信號(hào)，提高了系統(tǒng)可靠性。如圖2所示。本文引用地址：http://www.ex-cimer.com/article/187558.htm
4 數(shù)據(jù)傳輸軟件設(shè)計(jì)
在CAN總線上發(fā)送的每一條報(bào)文都具有惟一的一個(gè)11位或29位數(shù)字ID，當(dāng)發(fā)生沖突時(shí)，仲裁器就根據(jù)ID值的大小決定優(yōu)先級(jí)最高的ID發(fā)送，其他的退出總線。CAN總線狀態(tài)取決于二進(jìn)制數(shù)0而不是1，即信號(hào)是線“與”關(guān)系：當(dāng)一個(gè)節(jié)點(diǎn)發(fā)送1，另一個(gè)節(jié)點(diǎn)發(fā)送0時(shí)，其他節(jié)點(diǎn)接收到的是信號(hào)0。所以ID值越小，該保報(bào)文擁有的優(yōu)先權(quán)越高。
評(píng)論