雙極發(fā)射極跟隨器：具有雙通道反饋的RISO

FB#1 1/β的結(jié)果標(biāo)示在圖51中的OPA734 Aol曲線上。在環(huán)路增益為零的fcl處，我們發(fā)現(xiàn)，接近速率為40dB/decade：

[(Aol曲線上的-20dB/decade)-(FB#1 1/β曲線上的+20dB/decade)=-40dB/decade接近速率)]

為此，接近速率的歷史數(shù)據(jù)表明了存在不穩(wěn)定性。而且，我們對FB#1的分析是基于zero、fzx=183.57Hz，低頻1/β=13.09dB的情況。從圖51中可以看出，我們的一階分析準(zhǔn)確推算出了FB#1 1/β的數(shù)值。

圖51：FB#1 1/β曲線：CMOS RRO。

圖52：具有雙通道反饋的RISO：發(fā)射極跟隨器FB#1環(huán)路增益分析：CMOS RRO。

從圖52中我們發(fā)現(xiàn)，只配置FB#1的電路環(huán)路增益分析顯示，在環(huán)路增益為零的fcl處，相位裕度接近零。這樣，就明確證實(shí)了電路的不穩(wěn)定性。通過觀察圖51中Aol曲線上的FB#1 1/β標(biāo)繪點(diǎn)，可推算出環(huán)路增益曲線上的極點(diǎn)和零點(diǎn)。

如果我們有任何疑問，或如果只采用FB#1構(gòu)建參考緩沖電路，此時，我們可運(yùn)用圖53中的電路，進(jìn)行實(shí)際的瞬態(tài)穩(wěn)定性測試。

圖54中的瞬態(tài)穩(wěn)定性測試結(jié)果同時與Aol曲線上的1/β值和環(huán)路增益曲線一致，因此，證明了只采用FB#1構(gòu)建參考緩沖電路，將導(dǎo)致電路運(yùn)行的不穩(wěn)定性。

圖53：FB#1瞬態(tài)穩(wěn)定性測試電路：CMOS RRO。

圖54：FB#1瞬態(tài)穩(wěn)定性測試：CMOS RRO。

現(xiàn)在，我們必須弄清楚如何合成一種解決方案，以保證設(shè)置電容性負(fù)載參考緩沖電路的穩(wěn)定性。此時，我們進(jìn)一步了解如圖55所示的Aol曲線和FB#1 1/β曲線。如果我們添加圖55所示的FB#2 1/β曲線，我們就會看到一條最終的1/β曲線，這樣，根據(jù)fcl處的接近速率在歷史上的穩(wěn)定性經(jīng)驗(yàn)，可以推斷電路的運(yùn)行也將是穩(wěn)定的。

另外，我們將促使fpc低于1/β曲線中的fzx一個decade，以確保當(dāng)頻率低于fcl時，相位裕度優(yōu)于45度。上述工作通過調(diào)整1/βFB#2的高頻部分，使其比FB#1低頻1/β高出+10dB。接著，設(shè)置fza，使其至少低于fpc一個decade，以確保當(dāng)實(shí)際應(yīng)用中進(jìn)行參數(shù)變化時，能夠避免BIG NOT。通過觀察，我們發(fā)現(xiàn)，最終的1/β曲線是在FB#1 1/曲線和FB#2 1/β曲線中選擇最小數(shù)值的1/β通道而形成的。

務(wù)必請記住，在雙反饋通道中，從運(yùn)算放大器輸出端至負(fù)極輸入端的最大電壓反饋將主導(dǎo)著整個反饋電路。最大的反饋電壓意味著β值最大或者是1/β值最小。

最后，在FB#2取得支配地位之前，預(yù)計(jì)Vout/Vin的傳輸函數(shù)將隨著FB#1的變化而變化。此時，Vout/Vin將會衰減至-20dB/decade，直至FB#2與Aol曲線相交，然后，將隨著Aol曲線下降。

圖55：FB#2圖解分析：CMOS RRO。

如圖56所示，里面有一些主要的假設(shè)。我們將這些假設(shè)運(yùn)用于幾乎所有的具有雙通道反饋的RISO電路中。首先，我們假設(shè)CL>10*CF，這也就是說，在高頻率時，CL早在CF短路之前就短路。因此，我們將短路CL以排除FB#1，從而便于單獨(dú)分析FB#2。另外，我們假設(shè)RF>10*Riso，這意味著作為Riso的負(fù)載，該RF幾乎完全失效。從圖56和圖57中具體的公式推導(dǎo)，我們可以看出，當(dāng)zero,fza=19.41Hz(由RF和CF產(chǎn)生)時，F(xiàn)B#2在原點(diǎn)擁有一個極點(diǎn)。由于在高頻時，CF和CL同時處于短路狀態(tài)，所以FB#2高頻1/β部分即為Ro+Riso與Riso之間的比值。FB#2 1/β的公式推導(dǎo)請參閱下一張圖(圖57)，有關(guān)計(jì)算結(jié)果請參閱下圖。FB#2高頻1/β設(shè)置為10.92dB或20.76dB、原點(diǎn)擁有一個極點(diǎn)以及當(dāng)頻率為10.6Hz時的零點(diǎn)。

圖56：FB#2分析：CMOS RRO。

FB#2β的公式推導(dǎo)如圖57左側(cè)所示。由于1/β是β的倒數(shù)，所以FB#1 1/β的計(jì)算結(jié)果可以輕而易舉的推導(dǎo)出來，具體推導(dǎo)過程請參閱圖57右側(cè)。從圖中我們還發(fā)現(xiàn)，在β推導(dǎo)過程中的pole,fpa變成了1/β推導(dǎo)過程中的zero,fza。

圖57：FB#2分析：CMOS RRO。

為了檢驗(yàn)FB#2一階分析情況，我們可采用如圖58所示的Tina SPICE電路。而且，為了便于分析，我們將CL設(shè)置為10GF，因此對各種相關(guān)的頻率而言，CL都等同于短路狀態(tài)。但是，在開展AC分析前，仍允許SPICE查找到相應(yīng)的DC工作點(diǎn)。

圖3：FB#2 AC電路分析：CMOS RRO。

Tina SPICE仿真結(jié)果如圖59所示。FB#2 1/β曲線正如當(dāng)fza=10.6Hz以及高頻1/β=23.78dB時，采用一階分析推算出來的結(jié)果一樣。另外，我們也繪制出OPA734 Aol曲線，以弄清楚在高頻時，F(xiàn)B#2將如何與其相交。

圖59：FB#2 1/β曲線：CMOS RRO。

如果推算的FB#1和FB#2疊加結(jié)果會產(chǎn)生所需的最終1/β曲線，那么我們將通過如圖60所示的Tina SPICE電路開展分析工作。同時，我們還可通過Tina SPICE電路，繪制出Aol曲線、最終的1/β曲線以及環(huán)路增益曲線。

圖60：最終環(huán)路增益分析電路：CMOS RRO。

從圖61中，我們可以看出，分析結(jié)果驗(yàn)證了我們所推算的最終1/β曲線。在環(huán)路增益為零的fcl處，推算的接近速率為20dB/decade。

圖61：最終的1/β曲線：CMOS RRO。

最終電路的環(huán)路增益相位曲線(采用FB#1和FB#2)如圖62所示。相移從未下降至66.54度以下(出現(xiàn)在頻率為146.43kHz的地方)，因?yàn)?，在fcl處(頻率為172.6?kHz)，相位裕度為87.79度。

圖62：最終環(huán)路增益分析：CMOS RRO。

我們將采用圖63中的Tina SPICE電路對我們的穩(wěn)定電路進(jìn)行最后的檢驗(yàn)-瞬態(tài)穩(wěn)定性測試。