<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 模擬技術(shù) > 設(shè)計應(yīng)用 > 一種新型高精度CMOS帶隙基準源的設(shè)計

          一種新型高精度CMOS帶隙基準源的設(shè)計

          作者: 時間:2010-09-30 來源:網(wǎng)絡(luò) 收藏

          3 仿真結(jié)果與分析
          圖3說明了該基準源對電壓的抑制效果。根據(jù)仿真數(shù)據(jù),在所取5~10 V的輸出電壓范圍經(jīng)計算基準電壓電源抑制比為82 dB。圖4為Cade-nce下的溫度仿真曲線,根據(jù)所要求取的溫度范圍在-25~+120℃,計算得溫度系數(shù)為:TCF=7.427 ppm/℃。圖5為整體電路的版圖設(shè)計,面積近似為0.022 mm2。

          本文引用地址:http://www.ex-cimer.com/article/187781.htm



          4 結(jié)語
          本文通過對傳統(tǒng)的基本原理分析,設(shè)計的基準電路工作電壓為5~10 V,通過飽和狀態(tài)MOS等效電阻對PTAT電流反饋補償,得到了82 dB的電源電壓抑制比和低于7.427 ppm/℃的溫度系數(shù),版圖面積0.022 mm2。該電路產(chǎn)生的基準源電壓基本滿足普通應(yīng)用要求。


          上一頁 1 2 3 下一頁

          關(guān)鍵詞: CMOS 高精度 帶隙基準源

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();